[发明专利]高速反相器及其方法

说明书

本发明公开一种高速反相器电路及其方法，该高速反相器电路包含PMOS晶体管、NMOS晶体管、以及电阻。该PMOS晶体管由第一输入端接收第一输入信号，且经由第一输出端输出第一输出信号，该NMOS晶体管由第二输入端接收第二输入信号，且由第二输出端输出第二输出信号，该电阻用以提供第一输出信号与第二输出信号之间的隔离。本发明使高速反相器电路的CMOS反相器中的PMOS晶体管和NMOS晶体管分别动作，以让构成的PMOS晶体管信号接收具有快速高到低转态的第一输入信号并输出信号具有快速低到高转态的第一输出信号，并让构成的NMOS晶体管接收具有快速低到高转态的第二输入信号并输出具有快速高到低转态的第二输出信号。

技术领域

本发明涉及反相器电路技术领域，尤其涉及高速反相器电路及其方法。

背景技术

本领域的技术人员将能够理解本发明所使用的用语以及相关微电子学基本概念，例如金属氧化半导体(MOS)晶体管，“源极”、“栅极”、“漏极”端点，P型通道金属氧化物半导体(PMOS)晶体管，N型通道金属氧化半导体(NMOS)晶体管，以及互补式金属氧化物半导体(CMOS)。该些用语的基本概念均公开于现有技术文件，例如教科书，“类比CMOS集成电路设计”，贝赫拉扎维，麦格罗-希尔(ISBN0-07-118839-8)，因此将不会再详细解释说明。

如图1所示，CMOS反相器100接收输入信号且输出一与输入信号逻辑反转的输出信号。如对话框110所示，CMOS反相器100包含NMOS晶体管111与PMOS晶体管112，该图中“V_DD”表示电源电路节点。CMOS反相器100的运作原理为现有技术，因此不再进一步说明。

图1中的CMOS反相器100，NMOS晶体管111和PMOS晶体管112共用一共同输入与共同输出端。本发明公开一种替代方案，可以提供更好的效能。

发明内容

本发明的一目的在于提升CMOS反相器的效能，使PMOS晶体管与NMOS晶体管的功能得以分开，以让构成的PMOS晶体管产生具有快速低到高转态(fast low-to-hightransition)的第一输出，以及让构成的NMOS晶体管产生具有快速高到低转态(fast high-to-low transition)的第二输出。

本发明另一目的在于提升CMOS反相器链(inverter chain)的效能使CMOS反相器链的CMOS反相器中的PMOS晶体管和NMOS晶体管分别动作。

在一实施例中，高速反相器电路包含有一PMOS晶体管、一NMOS晶体管和一电阻，PMOS晶体管由一第一输入端接收一第一输入信号且由一第一输出端输出一第一输出信号；NMOS晶体管由一第二输入端接收一第二输入信号且由一第二输出端输出一第二输出信号；以及电阻用以提供第一输出信号和第二输出信号之间的隔离。

在一些实施例中，第一输入信号是一个快速高到低转态，但为一缓慢低到高转态的信号，而第二输入信号是一个快速低到高转态，但为一缓慢高到低转态的信号。

在一实施例中，高速反相器电路包含第一CMOS反相器与一第二CMOS反相器。第一CMOS反相器包含一第一PMOS晶体管、一第一NMOS晶体管以及一第一电阻。第一CMOS反相器用以接收一第一信号与一第二信号，并输出第三信号与第四信号。而第二CMOS反相器包含一第二PMOS晶体管、一第二NMOS晶体管以及一第二电阻。第二CMOS反相器用以接收第三信号与第四信号并输出第五信号与第六信号。其中第一PMOS晶体管将第一信号的高到低转态反相为一第四信号的低到高转态。第一NMOS晶体管将第二信号的低到高转态反相为第三信号的高到低转态；第一电阻提供第三信号与第四信号的隔离；第二PMOS晶体管将第三信号的高到低转态反相为第六信号的低到高转态；第二NMOS晶体管将第四信号的低到高转态反相为第五信号的高到低转态；第二电阻提供第五信号与第六信号之间的隔离。