[发明专利]射频LDMOS器件

说明书

技术领域

本申请涉及半导体器件领域，具体是一种射频应用的LDMOS场效应晶体管。

背景技术

射频LDMOS(Laterally Double-Diffused Metal Oxide Semiconductors)场效应晶体管是一种应用范围较广的大功率射频器件，具有线性度好、功率增益高、耐压高、匹配性能好、输出功率大和成本低等优点，广泛应用于无线通信、移动基站、雷达和导航等领域。

在大功率射频LDMOS器件应用中，一般希望器件具有大的击穿电压、大的输出功率和高的频率特性。在射频LDMOS设计过程中，为了提高器件的性能，一般追求的目标有：大的击穿电压、低的导通电阻、大的饱和电流和小的寄生电容等参数。

常规的射频LDMOS结构如图1所示。为了提高击穿电压，优化器件频率特性，增大输出功率，有多种方法被采用。其中，在漂移区上部采用法拉第罩是简单有效的方法。法拉第罩可以有效屏蔽寄生栅漏电容C_gd，从而有效提高器件的频率特性。另一方面，法拉第罩也可以视为金属场板，优化漂移区电场，从而提高击穿电压。但是，常规的射频LDMOS，在法拉第罩右侧边缘存在电场峰值，导致器件容易发生击穿。另外，较大的漂移区电场会增加漂移区表面散射，降低载流子迁移率，从而降低器件的饱和电流。射频LDMOS的击穿电压与截止频率存在折衷关系，传统的法拉第罩降低寄生电容C_gd，同时也在法拉第罩靠近漏端边缘引入高电场，影响了器件的鲁棒性。

发明内容

本发明所要解决的技术问题，就是提出一种具有low k介质的LDMOS器件，优化漂移区电场，提高器件的饱和电流。

本发明解决上述技术问题所采用的技术方案如下：

一种射频LDMOS器件，包含：P+衬底、P+衬底上的P型外延层，P+衬底下方的衬底金属，P型外延层内部设有P+sinker区、P+sinker区上方的P阱、P阱右侧的N-漂移区、P阱内且靠近半导体表面的N+区，N+区的右侧上方至N-漂移区的左侧上方覆盖有多晶硅，多晶硅为栅极，N+区的右边缘位于多晶硅的左边缘处，P+sinker区上方为源极金属，源极金属通过P+sinker区与衬底连接，N-漂移区的右端的N+区为器件漏极，N+区的上方为漏极金属，N-漂移区的上方以及多晶硅的右侧上方设有法拉第罩，法拉第罩和漂移区之间有一层low k介质,多晶硅和源极金属以及漏极金属之间的间隙填充有二氧化硅绝缘介质，法拉第罩和多晶硅之间的间隙填充有二氧化硅绝缘介质，多晶硅与半导体之间填充有二氧化硅栅氧介质，low k介质材料的介电常数小于SiO₂的介电常数。

作为优选方式，所述low k介质为SiF、SiOC、空气或SiO₂的多孔材料中的一种。因为SiF、SiOC、空气或SiO₂的多孔材料的介电常数均低于SiO₂的介电常数，而且可通过半导体工艺实现。

作为优选方式，所述low k介质层厚度在之间。若介质厚度较小，即法拉第罩距半导体表面距离较小，会使法拉第罩下方的漂移区表面电场较大，从而降低器件的击穿电压。若介质厚度较大，则不能有效屏蔽栅漏寄生电容，从而降低器件的频率特性。

作为优选方式，所述low k介质层长度为0.8μm。

作为优选方式，所述N-漂移区的长度为2.8μm，法拉第罩的长度1.0μm，Low k介质的左右端位置距法拉第罩右边缘A的距离分别为0.5μm和0.3μm。上述参数得到的击穿电压最优。

作为优选方式，法拉第罩通过金属线连接至器件的源极金属。

作为优选方式，N-漂移区通过离子注入形成。

作为优选方式，N-漂移区结深为0.5μm。若漂移区结深过大，在注入剂量不变的条件下会使漂移区浓度降低，这将导致漂移区电阻增加。

本发明在漂移区上方和法拉第罩下方的绝缘介质层使用low k材料，该结构可以有效降低法拉第罩靠近漏端边缘的高电场。与传统结构相比，该结构可以有效优化漂移区表面电场分布，使之更加均匀，提高器件的击穿电压；还可以降低器件源漏导通电阻，提高器件的输出功率。

提高器件的性能需要大的击穿电压BV和小的导通电阻R_ON，而器件的击穿电压与导通电阻存在矛罩关系，即R_ON∝BV^2.5。本申请的结构由于优化了漂移区电场，可以有效提高器件的击穿电压，而且未增加导通电阻R_ON。