[发明专利]用于网络类核心芯片技术开发的通用验证平台及方法

权利要求书

1.一种用于网络类核心芯片技术开发的通用验证平台，包括电源模块、CPU模块和FPGA模块，其特征在于：该平台还包括时钟模块、PLL模块、DDS模块、交叉模块、背板信号连接器、光模块和RJ45连接器；

所述CPU模块分别通过时钟模块、PLL模块、DDS模块、交叉模块与FPGA模块相连，FPGA模块与RJ45连接器相连；所述交叉模块分别与背板信号连接器、光模块相连；

所述CPU模块用于：对FPGA模块进行配置；控制时钟模块输出固定频率的时钟；根据FPGA内先入先出队列FIFO的状态，对DDS模块的时钟输出频率进行实时调整；根据系统同步要求，控制PLL模块为FPGA模块提供所需的PLL时钟；控制交叉模块的数据流向；

所述FPGA模块包括至少1块FPGA芯片，FPGA模块用于：实现芯片逻辑功能验证；

所述时钟模块用于：根据CPU模块的控制，产生固定的时钟频率；

所述PLL模块包括PLL芯片，PLL模块用于：输出时钟至FPGA模块；将FPGA模块下发的时钟进行同步和锁相环操作；PLL芯片收到下发的CPU控制后，为FPGA模块提供所需的PLL时钟；

所述DDS模块包括DDS芯片，DDS模块用于：输出本地时钟至FPGA模块，CPU根据FPGA内FIFO的状态，对DDS芯片的寄存器进行读写，实现对DDS芯片时钟输出频率的实时调整；

所述交叉模块包括交叉芯片，交叉模块用于：实现不同端口之间的数据交叉互通；

所述RJ45连接器用于：为FPGA模块接入1PPS脉冲信号和2M时钟信号；

所述光模块用于：为FPGA模块接入SFP光模块业务和XFP光模块业务；光模块包括1～16个SFP光模块连接器和1～8个XFP光模块连接器；

所述SFP光模块连接器用于：为FPGA模块接入千兆以太网GE、光转换单元OTU1和第三级同步传送模块STM-16业务；

所述XFP光模块连接器用于：为FPGA模块接入10GE、万兆以太网的无源光网络10G-EPON、10吉比特无源光网络XG-PON、OTU2和第四级同步传送模块STM64业务；

所述背板信号连接器用于：将背板和系统对接。

2.如权利要求1所述的用于网络类核心芯片技术开发的通用验证平台，其特征在于：所述CPU模块与时钟模块、PLL模块、交叉模块均通过I2C接口相连，CPU模块通过SPI接口与DDS模块相连。

3.如权利要求1所述的用于网络类核心芯片技术开发的通用验证平台，其特征在于：所述FPGA模块还包括外围电路，外围电路包括双倍速率同步动态随机存储器DDR电路和FPGA配置电路。

4.如权利要求1所述的用于网络类核心芯片技术开发的通用验证平台，其特征在于：所述时钟模块包括本地晶振发生器或时钟芯片。

5.如权利要求1所述的用于网络类核心芯片技术开发的通用验证平台，其特征在于：所述RJ45连接器包括2个RJ45接口。

6.如权利要求1至5任一项所述的用于网络类核心芯片技术开发的通用验证平台，其特征在于：所述背板信号连接器包括兼容的高速连接器和低速连接器。

7.如权利要求1至5任一项所述的用于网络类核心芯片技术开发的通用验证平台，其特征在于：所述SFP光模块连接器的数量为8个。

8.如权利要求1至5任一项所述的用于网络类核心芯片技术开发的通用验证平台，其特征在于：所述XFP光模块连接器的数量为4个。

9.一种基于权利要求1至8任一项所述通用验证平台的用于网络类核心芯片技术开发的通用验证方法，其特征在于，包括以下步骤：

S1：根据需要验证的芯片，CPU模块控制时钟模块产生对应的固定时钟频率，转到S2；

S2：根据需要验证的芯片，判断是否需要PLL模块或DDS模块输出的时钟，若是，将PLL芯片或DDS芯片设置为低阻态，转到S3；否则将PLL芯片或DDS芯片设置为高阻态，转到S3；

S3：根据需要验证的芯片，判断是否需要交叉模块，若是，对交叉芯片进行交叉使用配置后，将数据分配至相应的数据通路，转到S4；否则对交叉芯片进行非交叉使用配置后，将FPGA直接与光模块或背板信号连接器相连，转到S4；

S4：若需要验证的芯片有1PPS脉冲信号和/或2M时钟信号输入输出的需求，将相应的信号通过RJ45连接器输出至FPGA模块。