[发明专利]用于网络类核心芯片技术开发的通用验证平台及方法

说明书

技术领域

本发明涉及网络类核心芯片技术领域，具体涉及一种用于网络类核心芯片技术开发的通用验证平台及方法。

背景技术

随着通信技术的进步，通信网络所承载的业务发生了巨大的变化，各种新技术层出不穷。对于光传送网而言，其主要的光传送网技术一般为OTN(Optical Transport Network，光传送网)和PTN(Packet Transport Network，分组传送网)；对于在光接入网而言，其主流的接入方式一般为XG-PON(X-Gigabit-Capable PON，10吉比特无源光网络)和10G-EPON(万兆以太网的无源光网络)。

目前，国内外主流运营商和制造商均非常关注上述技术的发展和应用，国外芯片厂商(例如PMC、AMCC、Broadcom等)推出了商用的系列ASIC(Application Specific Integrated Circuit，为专门目的而设计的集成电路)芯片。由于ASIC芯片的价格昂贵，因此ASIC芯片的成本已经成为制约国内制造商竞争力的重要因素。

有鉴于此，国内芯片厂商已经开始网络类核心芯片的自主开发，进而降低设备应用芯片的成本，提升设备的市场竞争力。在芯片开发过程之前，需要在系统级验证平台上进行FPGA(Field－Programmable Gate Array，即现场可编程门阵列)验证。

目前，操作人员设计验证平台时，只能为某一类芯片设计一套验证平台，由于对新技术的验证所需的一套验证平台的材料比较昂贵，开发也需要比较多的人力和时间成本，因此为一类芯片设计一套验证平台所需的成本较高，资源利用不够合理。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种用于网络类核心芯片技术开发的通用验证平台及方法。本发明能够通过通用的验证平台对多类芯片进行验证，使用成本较低，资源利用比较合理。

为达到以上目的，本发明提供的用于网络类核心芯片技术开发的通用验证平台，包括电源模块、CPU模块和FPGA模块，该平台还包括时钟模块、PLL模块、DDS模块、交叉模块、FPGA模块、背板信号连接器、光模块和RJ45连接器；

所述CPU模块分别通过时钟模块、PLL模块、DDS模块、交叉模块与FPGA模块相连，FPGA模块与RJ45连接器相连；所述交叉模块分别与背板信号连接器、光模块相连；

所述CPU模块用于：对FPGA模块进行配置；控制时钟模块输出固定频率的时钟；根据FPGA内先入先出队列FIFO的状态，对DDS模块的时钟输出频率进行实时调整；根据系统同步要求，控制PLL模块为FPGA模块提供所需的PLL时钟；控制交叉模块的数据流向；

所述FPGA模块包括至少1块FPGA芯片，FPGA模块用于：实现芯片逻辑功能验证；

所述时钟模块用于：根据CPU模块的控制，产生固定的时钟频率；

所述PLL模块包括PLL芯片，PLL模块用于：输出时钟至FPGA模块；将FPGA模块下发的时钟进行同步和锁相环操作；PLL芯片收到下发的CPU控制后，为FPGA模块提供所需的PLL时钟；

所述DDS模块包括DDS芯片，DDS模块用于：输出本地时钟至FPGA模块，CPU根据FPGA内FIFO的状态，对DDS芯片的寄存器进行读写，实现对DDS芯片时钟输出频率的实时调整；

所述交叉模块包括交叉芯片，交叉模块用于：实现不同端口之间的数据交叉互通；

所述RJ45连接器用于：为FPGA模块接入1PPS脉冲信号和2M时钟信号；

所述光模块用于：为FPGA模块接入SFP光模块业务和XFP光模块业务；光模块包括1～16个SFP光模块连接器和1～8个XFP光模块连接器；

所述SFP光模块连接器用于：为FPGA模块接入千兆以太网GE、光转换单元OTU1和第三级同步传送模块STM-16业务；

所述XFP光模块连接器用于：为FPGA模块接入10GE、万兆以太网的无源光网络10G-EPON、10吉比特无源光网络XG-PON、OTU2和第四级同步传送模块STM64业务；

所述背板信号连接器用于：将背板和系统对接。

在上述技术方案的基础上，所述CPU模块与时钟模块、PLL模块、交叉模块均通过I2C接口相连，CPU模块通过SPI接口与DDS模块相连。

在上述技术方案的基础上，所述FPGA模块还包括外围电路，外围电路包括双倍速率同步动态随机存储器DDR电路和FPGA配置电路。