[发明专利]半导体封装结构

说明书

本发明公开了一种半导体封装结构。其包括第一半导体封装和堆叠于第一半导体封装上的第二半导体封装；第一半导体封装包括第一半导体裸芯片，具有第一连接垫；第一通孔，设置于第一半导体裸芯片之上且耦接至第一连接垫；以及第一动态随机存取存储器裸芯片，安装于第一半导体裸芯片之上且耦接至第一通孔；第二半导体封装包括：主体，具有裸芯片接触面和位于裸芯片接触面对面的凸块接触面；以及第二动态随机存取存储器裸芯片，安装于裸芯片接触面之上且由接合线耦接至主体；第一动态随机存取存储器裸芯片的I/O引脚的数量不同于第二动态随机存取存储器裸芯片的I/O引脚的数量。本发明实施例，具有低成本、高带宽、低功耗和快速转变等优点。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体封装结构 (packageassembly)，例如混合的DRAM(Dynamic Random Access Memory，动态随机存取存储器)封装结构。

背景技术

POP(Package-on-Package，叠层封装)结构是一种用于垂直地组合分开的SOC(System-On-Chip，片上系统)和存储器封装的集成电路封装方法。使用标准界面(standardinterface)来安装(如堆叠)两个或更多的封装于彼此的顶上，从而在该两个或更多的封装之间路由信号。POP封装结构允许设备具有更高的元件密度，该设备例如为移动电话、个人数字助理(Personal Digital Assistant，PDA)和数码相机。

对于具有增强集成水平和改进了性能、带宽、延迟、功率、重量和形状因子(formfactor)的存储器应用，信号垫与接地垫的比率在改善耦合效应中变得重要。

如此，期望创新的半导体封装结构。

发明内容

有鉴于此，本发明实施例提供了一种半导体封装结构，具有更好的性能。

本发明实施例提供了一种半导体封装结构，包括：第一半导体封装和堆叠于所述第一半导体封装上的第二半导体封装；

所述第一半导体封装，包括：

第一半导体裸 芯片，所述第一半导体裸 芯片上具有第一连接垫；

第一通孔，设置于所述第一半导体裸 芯片之上，并且耦接至所述第一连接垫；以及

第一动态随机存取存储器裸 芯片，安装于所述第一半导体裸 芯片之上，并且耦接至所述第一通孔；

所述第二半导体封装，包括：

主体，具有裸 芯片接触面和位于所述裸 芯片接触面对面的凸块接触面；以及

第二动态随机存取存储器裸 芯片，安装于所述裸 芯片接触面之上，并且由接合线耦接至所述主体；

其中，所述第一动态随机存取存储器裸 芯片的输入/输出引脚的数量不同于所述第二动态随机存取存储器裸 芯片的输入/输出引脚的数量。

其中，所述第一动态随机存取存储器裸 芯片的输入/输出引脚的数量大于所述第二动态随机存取存储器裸 芯片的输入/输出引脚的数量的8倍。

其中，所述第一动态随机存取存储器裸 芯片具有硅通孔内连结构，所述硅通孔内连结构穿过所述第一动态随机存取存储器裸 芯片。

其中，所述第一半导体封装进一步包括：

重分布层结构，所述重分布层结构上具有第一导电迹线；

其中，所述第一半导体裸 芯片和所述第一动态随机存取存储器裸 芯片耦接于所述第一导电迹线。

其中，所述第一动态随机存取存储器裸 芯片位于所述第一半导体裸 芯片和所述重分布层结构之间。

其中，所述第一半导体封装结构进一步包括：