[发明专利]一种具有低米勒电容的VDMOS器件结构及其制备方法

说明书

技术领域

本发明属于半导体器件与工艺制造领域，涉及一种具有低米勒电容的VDMOS器件结构及其制备方法。

背景技术

垂直双扩散绝缘栅场效应晶体管(VDMOS)是功率器件领域最重要的组成部分。由于VDMOS具有易驱动、开关速度快、可集成、工艺简单等优点，它被广泛应用在电源、压降变换器以及电机控制器等功率设备当中。目前VDMOS器件大都采用多晶硅自对准工艺进行制造，先在生长有栅氧化膜的硅单晶片上淀积一层多晶硅，然后在多晶硅上刻蚀出扩散窗口，杂质通过该窗口扩散到硅单晶体内，形成源极和漏极扩散区，同时形成导电的多晶硅栅电极。在设计VDMOS时，主要关注器件的导通电阻、击穿电压和电容。对于常规结构的VDMOS来说，导通电阻和击穿电压主要取决于器件的漂移区长度及掺杂浓度，而电容主要取决于栅氧化层的厚度及多晶硅栅电极的面积。栅电极覆盖在元胞区上会带来比较大的电容。在VDMOS器件的各种电容中，最关键的是栅漏之间的米勒电容Cgd，Cgd的减小对器件开关速度的提高和功耗的减小有着最直接的作用。

中国专利CN102569386A提出了一种具有屏蔽栅的VDMOS器件，比常规结构具有更小的米勒电容。与常规结构相比，专利CN10256938A中的结构只是在栅极部分进行了处理，将其分为控制栅和屏蔽栅两部分。其制作工艺同常规结构VDMOS类似，但在制作多晶硅栅时要用到两次栅工艺：先制作控制栅，然后制作屏蔽栅。两次栅工艺就意味着更多的成本以及工艺偏差带来的不确定性，而本专利只有一次栅工艺，从而更节省成本，也更有利于提高器件的性能。

发明内容

本发明要解决的问题是提供一种具有低米勒电容的VDMOS器件结构及制作方法。本发明提供的具有低米勒电容的VDMOS器件的多晶硅栅分控制栅和屏蔽栅两部分，其中位于沟道上的多晶硅栅称为控制栅，控制沟道开启和关断，而位于厚场氧层上面的多晶硅与源电极相连或不相连，称为屏蔽栅。所述新型VDMOS器件的制作方法需要将常规VDMOS的制作方法与局部氧化(LOCOS)工艺相结合。所述厚氧区域10的引入能够显著减小器件的米勒电容，从而改善VDMOS器件的开关特性。

为解决上述技术问题，本专利采用的技术方案为：

一种具有低米勒电容的VDMOS器件，其元胞结构如图1所示，包括N+型衬底8，位于N+衬底8正面的N型外延层7，位于N+型衬底8背面的金属漏电极9；N型外延层7顶部两侧具有相互平行的两个P-体区5，每个P-体区5中分别具有相互独立的N+源区6和P+体接触区4；在两个P-体区5之间的N型外延层7表面具有厚场氧层10，在厚场氧层10与两个N+源区6之间的区域表面分别具有一层栅氧化层12，栅氧化层12表面具有多晶硅控制栅电极2，厚场氧层10表面具有多晶硅屏蔽栅电极3；金属源电极1与N+源区6和P+体接触区4相连，多晶硅屏蔽栅电极3与金属源电极1相连或不相连，金属源电极1与多晶硅控制栅电极2之间通过隔离介质11实现隔离。

所述厚场氧层10的厚度为微米量级。

与常规VDMOS器件相比，本专利在两个P型体区5之间制作了厚场氧层10，并且将多晶硅栅分为控制栅2和屏蔽栅3，控制栅2位于沟道上方，有部分搭在厚场氧层10上，屏蔽栅3位于厚场氧层10上方。当漏端9加正压时，N型外延层7表面形成耗尽区，常规VDMOS器件的耗尽区沿着P型区域5和P型区域5之间的N型外延层7表面分布。显然，当引入厚场氧层10之后，沿P型区域5分布的耗尽区不变，但是位于P型区域5之间的N型外延层7表面的耗尽区将会沿着厚场氧层10及N型外延层7交界面分布。屏蔽栅3接源极之后，还可以对N型外延层7表面的电荷起到屏蔽作用。因此，总体的Cgd将会减小。

本发明还提供了一种具有低米勒电容的VDMOS器件的制作方法，包括以下步骤：

1)在N+型衬底8表面淀积N型外延层7；

2)利用局部氧化工艺在N型外延层7表面制作厚场氧层10；

3)在N型外延层7表面以及厚场氧层10表面生长栅氧化层12；

4)在厚场氧层10表面的栅氧化层12表面淀积多晶硅形成多晶硅屏蔽栅电极3，在厚场氧层10两侧的栅氧化层12表面淀积多晶硅形成多晶硅控制栅电极2；其中，多晶硅屏蔽栅电极3与多晶硅控制栅电极2不相接触且同时形成；

5)光刻多晶硅控制栅电极2外侧的栅氧化层12，露出P-体区5注入窗口，然后采用离子注入和推阱工艺形成两个P-体区5；再分别在每个P-体区5中采用离子注入和推阱工艺形成N+源区6和P+体接触区4；

6)同传统工艺相同的其他后续工艺步骤。