[发明专利]一种I2C总线复用实现集成芯片复位方法、系统及电子设备

说明书

本发明提供一种I2C总线复用实现集成芯片复位系统，包括：N个第一集成芯片，和M个第二集成芯片；N，M大于等于1；中央处理模块，通过I2C总线与所述N个第一集成芯片连接，用于发送第一控制信号以控制N个第一集成芯片的读写操作，或在M个第二集成芯片发生特定状况时，发送满足第二集成芯片复位要求的第二控制信号以控制M个第二集成芯片的复位操作；逻辑控制模块，通过I2C总线中串行时钟线与中央处理模块连接，及与M个第二集成芯片连接，用于接收中央处理模块输出的第二控制信号，将第二控制信号经过逻辑处理后转换成令第二集成芯片复位的复位信号。本发明节省专用的复位芯片，节省GPIO口，减少外围电路，PCB布线更加方便。

技术领域

本发明属于电子计算领域，涉及一种复位方法及系统，特别是涉及一种I2C总线复用实现集成芯片复位方法、系统及电子设备。

背景技术

在多子卡系统产品中，经常出现中央处理器的控制引脚资源匮乏不能满足子卡需求的现象。并且在产品的运行期间，如果某个芯片出现问题，需要进行局部复位，就需要在不断电的情况输出一个复位信号去复位这个芯片；通常情况下芯片的复位都是通过专门的复位芯片或者专门的GPIO口或者是CPLD等来复位，GPIO口和CPLD都可以在设备运行过程中对某一个芯片复位，而复位芯片通常只能上电复位，需要专门外围电路的辅助处理才能在不断电的情况下复位芯片，这些方式都是单一的针对要被复位的芯片输出对应的复位信号，信号线直接连接到被复位芯片的复位引脚，且不能用作其他功能，这样不仅需要专门的复位芯片及其配合的外围电路或者是有足够的GPIO口，或者要通过CPLD来实现，但是由于实际情况中往往会出现GPIO口不够用或者是整机不需要CPLD，这样就必须要增加复位芯片，而复位芯片要满足在线对某一芯片复位就需要复杂的外围电路配合，不仅增加了成本，还使线路复杂化，占用PCB空间。

因此，如何提供一种I2C总线复用实现集成芯片复位方法、系统及电子设备，以解决现有技术中多子卡系统产品在运行期间，若其中的一个集成芯片出现问题时，出现没有足够的 GPIO口，且需要专门的复位芯片，该复位芯片需要很多复杂的外围电路配合导致增加成本，线路复杂化，占用PCB空间等种种缺陷，实已成为本领域从业者亟待解决的技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种I2C总线复用实现集成芯片复位方法、系统及电子设备，用于解决现有技术中多子卡系统产品在运行期间，若其中的一个集成芯片出现问题时，出现没有足够的GPIO口，且需要专门的复位芯片，该复位芯片需要很多复杂的外围电路配合导致增加成本，线路复杂化，占用PCB空间的问题。

为实现上述目的及其他相关目的，本发明一方面提供一种I2C总线复用实现集成芯片复位系统，包括：N个第一集成芯片，和M个第二集成芯片；其中，N，M大于等于1的整数；中央处理模块，通过所述I2C总线与所述N个第一集成芯片连接，用于发送第一控制信号以控制所述N个第一集成芯片的读写操作，在所述M个第二集成芯片发生特定状况时，发送满足所述第二集成芯片复位要求的第二控制信号以控制所述M个第二集成芯片的复位操作；逻辑控制模块，通过所述I2C总线中串行时钟线与所述中央处理模块连接，及与所述M个第二集成芯片连接，用于接收所述中央处理模块输出的第二控制信号，将第二控制信号经过逻辑处理后转换成令所述第二集成芯片复位的复位信号；所述第一控制信号的时钟频率具有三种模式，三种模式分别为：时钟频率为 100KHz的标准模式；时钟频率为400KHz的快速模式；时钟频率为3.4MHz的高速模式；所述第二控制信号为时钟频率小于100KHz的脉冲信号。

可选地，所述逻辑控制模块包括第一逻辑处理单元和第二逻辑处理单元；其中，所述第一逻辑处理单元计算暂稳定脉冲宽度，暂稳定脉冲宽度为10us，检测到所述第二控制信号的脉冲频率高于50KHz时，产生始终处于稳定高电平状态的第三控制信号，所述第三控制信号与所述第二控制信号输入所述第二逻辑处理单元后产生防止误复位的第四控制信号。