[发明专利]用于半导体器件的封装及其组装方法

说明书

本发明的各个实施例涉及用于半导体器件的封装及其组装方法。本公开的一个或多个实施例涉及包括堆叠的微机电传感器MEMS裸片和专用集成电路(ASIC)裸片的封装。MEMS裸片和ASIC裸片的较小者堆叠在MEMS裸片和ASIC裸片的较大者上。这两个裸片的较大者可以形成封装的一个或多个尺寸。在一个实施例中，这两个裸片的较大者的底表面形成封装的外表面。就此而言，封装可在另一部件(如板或其他封装)上占据较少的横向空间。

技术领域

本发明大体上涉及半导体封装及其组装方法的领域。

背景技术

对半导体裸片进行封装，来保护裸片不受外部环境影响并且提供机械支持。对于半导体器件的制造商来说，一直面临增加封装的大小的压力。对这种压力的一个应对措施是芯片级和晶片级封装开发。这些均是具有非常接近半导体裸片实际面积的占用面积的封装。芯片级封装通常是可使用例如球栅阵列(BGA)和倒装芯片配置而表面安装的。

另一应对措施是组装包括包封在单个封装主体中的多个半导体裸片或芯片的系统中封装(SiP)。例如，微机电系统(MEMS)封装通常包括呈并排构型耦合至衬底的的MEMS裸片以及专用集成电路(ASIC)裸片。ASIC裸片如通过导线来电耦合至MEMS裸片以及衬底。

为进一步减小封装大小，可以使MEMS裸片和ASIC裸片在衬底上彼此堆叠。一般来说，较大裸片将会位于底部并耦合至衬底。即，堆叠可以包括耦合至衬底的ASIC裸片，并且小于ASIC裸片的MEMS裸片耦合至MEMS裸片的上表面。

通常利用将MEMS裸片和ASIC裸片耦合在一起的导电通孔(through via)来进一步减小封装大小。然而，导电通孔通常需要昂贵的处理技术。因此，一直期望以减少的成本提供更小封装。

发明内容

本发明的一个或多个实施例涉及包括堆叠的微机电传感器MEMS裸片和专用集成电路(ASIC)裸片的封装。MEMS裸片和ASIC裸片的较小者堆叠在MEMS裸片和ASIC裸片的较大者上。这两个裸片的较大者可以形成封装的一个或多个尺寸。在一个实施例中，这两个裸片的较大者的底表面形成封装的外表面。就此而言，封装可在另一部件(如板或其他封装)上占据较少的横向空间。

在一个实施例中，ASIC裸片小于MEMS裸片并且因此堆叠在MEMS裸片上。MEMS裸片和ASIC裸片由一个或多个导线电耦合在一起。用于将封装耦合至另一部件的导电凸块形成在ASIC裸片上或在ASIC裸片上形成的重分布层上。模制化合物形成在ASIC裸片和MEMS裸片之上。模制化合物包封导线，并且覆盖导电凸块的一部分。

在一些实施例中，导线的端部以最小化导线最高高度的方式被附接至ASIC裸片的键合焊盘。就此而言，可以最小化封装的第三尺寸(高度)。因此，封装可以在不利用延伸穿过ASIC裸片或MEMS裸片的通孔的情况下形成。通孔虽然有助于使封装厚度减小，但处理起来较昂贵。因此，一个或多个实施例的目的是成本合理的薄封装。

在一些实施例中，ASIC裸片可在MEMS裸片的表面上偏移，使得ASIC裸片的一部分伸出MEMS裸片表面。虽然这会使封装的一个尺寸增加，但是至少MEMS裸片的一个尺寸限定封装的尺寸。

另一个实施例涉及包括小于ASIC裸片的MEMS裸片的封装。在这个实施例中，MEMS裸片堆叠在ASIC裸片上。就此而言，ASIC裸片的尺寸可以界定封装的两个尺寸。