[发明专利]一种改善晶圆边缘产品良率的方法

说明书

技术领域

本发明涉及微电子领域，更具体地，涉及一种改善晶圆边缘产品良率的方法。

背景技术

完整的电路是由分离的器件通过特定的电学通路连接起来的。因此,在集成电路制造中必须能够把器件隔离开来，这些器件随后还要能够互连以形成所需要的特定的电路结构。隔离不好会造成漏电、击穿低、闩锁效应等。所以，隔离技术是集成电路制造中的一项关键技术。

随着器件向深亚微米发展，在线宽小于0.25μm的半导体晶圆加工工艺中，STI(shallow trench isolation，浅沟槽隔离)被广泛应用。

请参阅图1a～图1c，图1a～图1c是现有的一种STI的工艺流程示意图。现有的一种STI的基本工艺流程包括：如图1a所示，首先，在晶圆基片100上依次沉积垫层氧化膜101、氮化硅硬掩模层102，然后涂敷光刻胶，通过光刻刻蚀去掉场区的垫层氧化膜和氮化硅硬掩模层；接着，利用离子刻蚀在场区形成一定深度的沟槽；然后，如图1b所示，进行场区注入，用HDPCVD(高密度等离子体化学气相沉积)工艺沉积氧化硅介质膜保护层103填充沟槽；最后，如图1c所示，用化学机械抛光(CMP)技术去掉表面的氧化硅介质膜保护层103，使晶圆表面平整化，并形成沟槽隔离区和有源区。

在上述的工艺流程中，当光刻胶涂覆后，在晶圆边缘(图示右侧部分)的正反两面都会有光刻胶堆积。边缘的光刻胶一般涂布不均匀，不能得到很好的图形，而且容易发生剥离(Peeling)而影响其它部分的图形，所以需要去除晶圆边缘的光刻胶，称为去边工艺(Edge Bead Remove，EBR)。EBR通常包括化学方法(Chemical EBR)和光学方法(Optical EBR)。其中，光学方法即晶圆边缘曝光(Wafer Edge Exposure，WEE)，在完成图形的曝光后，用激光曝光晶圆边缘，然后在显影或特殊溶剂中溶解去除。

由于在STI光刻时使用了EBR和WEE，造成晶圆边缘的STI CMP的氮化硅硬掩模层(作为研磨时的停止层)被刻蚀，导致CMP工艺研磨到STI底部，使得晶圆表面露出。如图1c所示，右侧部的部分氧化硅介质膜保护层103已被完全研磨掉，露出下方的硅层。这种情况对于特定产品，会有以下几个缺点：

1.晶圆边缘区域表面的硅裸露出来，如果环境和机台中的金属离子水平较高，并且工艺流程中有高温工艺，会造成晶圆边缘的器件特性失效，特别是对金属离子污染比较敏感的器件，产品良率会有明显下降；

2.对于Power MOS、存储器、MEMS等一些有深硅刻蚀(Deep Silicon Etch)工艺的产品，在大面积裸露区域会有硅刺(black Silicon)缺陷产生。而STI光刻工艺如果不使用去边工艺，又会有Peeling缺陷产生的问题。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种改善晶圆边缘产品良率的方法，在晶圆边缘的光刻去边区域，可避免因Si直接裸露而造成的金属离子污染和深沟槽刻蚀产生的硅刺问题。

为实现上述目的，本发明的技术方案如下：

一种改善晶圆边缘产品良率的方法，包括：

步骤S01：提供一半导体晶圆，在晶圆上依次沉积垫层氧化膜、氮化硅硬掩模层，然后涂敷光刻胶，通过光刻、刻蚀去掉场区的垫层氧化膜和氮化硅硬掩模层，其中包括进行去除晶圆边缘光刻胶的第一次晶圆边缘曝光工艺；接着，在场区形成STI沟槽，并全面沉积一介质膜保护层，以进行沟槽填充；

步骤S02：在介质膜保护层上沉积一研磨停止层；

步骤S03：涂布光刻负胶，进行第二次晶圆边缘曝光，使晶圆边缘曝光区域的光刻负胶保留，而将晶圆边缘曝光区域以外的光刻负胶去除；然后，刻蚀去除光刻负胶覆盖区域以外的研磨停止层，停止在介质膜保护层上；

步骤S04：进行STI CMP工艺，将氮化硅硬掩模层和研磨停止层作为研磨时的保护层，以在STI的氮化硅硬掩模层去除工艺后，使整个晶圆边缘曝光区域的介质膜保护层得以保留。

优选地，所述研磨停止层的材料为氮化硅或多晶硅。

优选地，所述研磨停止层的厚度为100～5000埃。

优选地，所述介质膜保护层的材料为氧化硅。

优选地，所述第二次晶圆边缘曝光时光刻负胶的设定去边距离与第一次晶圆边缘曝光时光刻胶的设定去边距离之差不超过-0.5mm。

优选地，通过PECVD工艺沉积氮化硅或多晶硅研磨停止层。

优选地，通过炉管工艺生长氮化硅或多晶硅研磨停止层。