[发明专利]用于表面贴装半导体器件的改进的封装及其制造方法

说明书

本发明涉及用于表面贴装半导体器件的改进的封装及其制造方法。一种表面贴装电子器件包括：半导体材料的本体(20)、形成多个接触端子(70)的引线框架(4)；覆盖半导体本体(20)的封装电介质区域(69)。每个接触端子(70)包括由封装电介质区域(69)上覆的内部部分以及在侧向上凸出到封装电介质区域(69)之外并且通过第一侧向表面(S_flank1)界定的外部部分。对于每个接触端子(70)器件进一步包括在对应的第一侧向表面(S_flank1)之上延伸的抗氧化区域(60)。

技术领域

本发明涉及一种用于表面贴装半导体器件的改进的封装，还涉及它的制造方法。

背景技术

众所周知，诸如例如集成电路和MEMS器件的半导体器件封装在执行保护功能并且与外部世界进行接口的对应的封装内。例如，在印刷电路板上实现所谓的“表面贴装”的封装是已知的。

更详细地，表面贴装封装包括，例如，所谓的“方形扁平无引线封装”(QFN)类型的封装，也被称为“微引线框架”(MLF)封装或“小外形无引线”(SON)封装。

一般来说，QFN封装包括树脂的区域，包在树脂内的是引线框架，该引线框架又形成散发到封装的底面上的至少一个端子阵列。

QFN封装的特征在于小尺寸以及好的电和热性能；然而，检查已经正确执行了印刷电路板上的焊接经常成问题。实际上，端子和印刷电路板的对应的焊盘之间存在的焊接点(weld)的目检正是被封装的底面上的端子的布置所阻碍。在这点上，文件号US2005/0116321描述了一种用于制造封装的方法，其中端子通过冲压形成使得呈现面向印刷电路板的凹槽。以这种方式，端子形成了在焊膏的施加的操作期间依然暴露的表面。进一步地，封装使得当它被焊接在印刷电路板上时，对应的焊点(soldering joint)呈现在封装的端子和印刷电路板的焊盘之间，该焊点可以以相对容易的方式注意和目检。然而，每个焊点可见的角度不是特别宽，另一方面每个端子的可焊区域也不是特别宽。

发明内容

因此本发明的目的是提供将至少部分解决现有技术的缺点的用于半导体器件的封装。

根据本发明，提供了一种表面贴装电子器件，其包括：半导体材料的本体；形成多个接触端子的引线框架；以及覆盖半导体本体的封装电介质区域；并且其中每个接触端子包括由封装电介质区域覆盖的内部部分和在侧向上凸出到封装电介质区域之外并且通过第一侧向表面界定的外部部分，对于每个接触端子，该器件进一步包括：在对应的第一侧向表面上延伸的抗氧化区域。

根据本发明，还提供了一种用于制造表面贴装电子器件的方法，该方法包括以下步骤：执行组件的第一局部切割，该组件至少包括一个第一裸片焊盘和一个第二裸片焊盘以及分别布置在第一裸片焊盘和第二裸片焊盘的顶上的至少一个第一半导体本体和一个第二半导体本体，该组件进一步包括布置在第一裸片焊盘和第二裸片焊盘之间的多个端子区域以及覆盖第一半导体本体和第二半导体本体和端子区域的电介质区域，每个端子区域通过彼此相对的第一区域表面和第二区域表面界定，第一区域表面面对电介质区域，从相应的第二区域表面开始进行第一切割使得去除端子区域中的每个端子区域的一部分，使得端子区域形成凹槽的横向壁和第一侧壁和第二侧壁；利用抗氧化层涂覆由每个端子区域形成的第一侧壁和第二侧壁；以及从电介质区域开始执行组件的第二局部切割以便针对每个端子区域去除形成对应的横向壁的相应顶部部分，并且将第一半导体本体和第二半导体本体分离；并且其中第二切割具有大于第一切割的宽度的宽度。

附图说明

为了更好地理解本发明，现在仅通过非限制性示例的方式并且参考附图描述它的优选的实施例，其中：

-图1a是引线框架带的示意俯视平面图；

-图1b示出了图1a中所示的引线框架带的一部分的放大图；