[发明专利]设计半导体装置的布局的方法有效
申请号: | 201510594079.X | 申请日: | 2015-09-17 |
公开(公告)号: | CN105447221B | 公开(公告)日: | 2020-06-16 |
发明(设计)人: | 郑光钰 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | G06F30/392 | 分类号: | G06F30/392;G06F30/398 |
代理公司: | 北京铭硕知识产权代理有限公司 11286 | 代理人: | 尹淑梅;刘灿强 |
地址: | 韩国京畿*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 设计 半导体 装置 布局 方法 | ||
1.一种设计半导体装置的布局的方法,所述方法包括如下操作:
通过布局设计系统的自对准双图案化工艺接收与目标芯片的尺寸和形成栅极线的单位布置宽度有关的信息;
在所述目标芯片处分配输入和输出区、硬宏区以及标准单元区;
通过应用栅极生成规则来调节所述标准单元区的宽度,所述栅极生成规则用于将位于所述标准单元区中的至少一个单元行的宽度设定为所述单位布置宽度的奇数倍,所述单位布置宽度对应于自对准双图案化工艺中的将要形成在所述标准单元区中的相邻栅极线的中心之间的宽度;和
在具有调节后宽度的单元行的所述标准单元区中,根据自对准双图案化工艺形成一组栅极线,使得
所述一组栅极线的相邻栅极线其各自的中心间隔开单位布置宽度,
所述一组栅极线延伸穿过整个所述标准单元区,并且
所述标准单元区中的所述一组栅极线的一些栅极线是偶数倍的栅极线。
2.根据权利要求1所述的方法,其中,所述栅极生成规则将位于所述硬宏区的第一区中的硬宏的宽度设定为所述单位布置宽度的偶数倍,并且将位于所述硬宏区的第二区中的硬宏的宽度设定为所述单位布置宽度的奇数倍。
3.根据权利要求2所述的方法,其中,所述第一区对应于具有至少一个面不与所述标准单元区相邻的矩形形状的芯片区。
4.根据权利要求2所述的方法,其中,所述第二区对应于具有四个面与所述标准单元区相邻的矩形形状的芯片区。
5.根据权利要求1所述的方法,其中,调节所述标准单元区的宽度的操作包括:
将所述标准单元区的栅极线的位置向左侧或右侧移动。
6.根据权利要求5所述的方法,其中,调节所述标准单元区的宽度的操作包括:
将所述标准单元区的至少一个端部处的至少一个端部单元的位置向左侧或右侧移动。
7.根据权利要求5所述的方法,其中,调节所述标准单元区的宽度的操作包括:
通过改变所述硬宏区的光晕的尺寸来调节所述标准单元区的宽度。
8.根据权利要求7所述的方法,其中,以至少一个单元行为单位调节所述标准单元区的宽度。
9.根据权利要求1所述的方法,所述方法还包括如下操作:在所述标准单元区中布置标准单元,
其中,布置标准单元的操作包括应用栅极生成规则。
10.一种设计半导体装置的布局的方法,所述方法包括如下操作:
接收芯片的尺寸;
在所述芯片处分配标准单元区和至少一个硬宏区;
通过应用栅极生成规则来调节所述标准单元区的每个单元行的宽度,所述栅极生成规则用于将位于所述标准单元区中的至少一个单元行的宽度设定为单位布置宽度的奇数倍,所述单位布置宽度与将要形成在所述标准单元区中的相邻栅极线之间的间距有关;和
在具有调节后宽度的单元行的所述标准单元区中,根据自对准双图案化工艺形成一组栅极线,使得
所述一组栅极线的相邻栅极线其各自的中心间隔开单位布置宽度,
所述一组栅极线延伸穿过整个所述标准单元区,并且
所述标准单元区中的所述一组栅极线的一些栅极线是偶数倍的栅极线。
11.根据权利要求10所述的方法,其中,所述单位布置宽度对应于将要形成在所述标准单元区中的一对栅极线的宽度。
12.根据权利要求11所述的方法,其中,所述单位布置宽度对应于将要形成在所述标准单元区中的相邻栅极线的中心之间的距离。
13.根据权利要求10所述的方法,其中,调节宽度的操作包括移动形成在所述标准单元区的单元行中的端部单元的位置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510594079.X/1.html,转载请声明来源钻瓜专利网。