[发明专利]LDMOS器件埋层的工艺方法

说明书

本发明公开了一种LDMOS器件埋层的工艺方法，包含：第1步，在硅衬底上，使用光刻胶定义出N型埋层区，并且在N型埋层区的外围，定义出一个或者多个包围所述N型埋层区的N型环形埋层区；第2步，进行N型埋层的注入，杂质通过光刻打开的N型埋层区窗口以及N型环形埋层区窗口进入衬底中，形成N型埋层区和N型环形埋层区；第3步，进行高温推进；第4步，进行P型杂质离子的普注，形成P型埋层。本发明不增加光刻层数，依然采用P型埋层普注的方式，调节N型埋层边缘处的浓度，提高器件的击穿电压。

技术领域

本发明涉及半导体器件制造领域，特别是指一种LDMOS器件埋层的工艺方法。

背景技术

如图1所示是BCD的工艺中常用的隔离LDMOS的结构，器件由P阱3、P型埋层2及N型埋层1隔离开。这种器件的耐压极限由N型埋层1和P型埋层2之间的击穿电压决定。

目前N型埋层和P型埋层通常由光刻加注入及炉管推进形成。具体工艺选择有：1），N型埋层用掩膜版定义，P型埋层采用普注的方案。这个方案可以省一张掩膜版，但N型埋层和P型埋层连在一起，击穿电压BV只可通过注入剂量来调节，可调节性较差。 2），N型埋层和P型埋层各用一张掩膜版。用两块掩膜版的方案，除了调节剂量外，还可通过调节N型埋层和P型埋层的间隔来提高击穿电压BV。但这个方案要用到两块光刻板，成本较高。

发明内容

本发明所要解决的技术问题是提供一种LDMOS器件埋层的工艺方法，以提高器件的耐压能力。

为解决上述问题，本发明所述的LDMOS器件埋层的工艺方法，包含：

第1步，在硅衬底上，使用光刻胶定义出N型埋层区，并且在N型埋层区的外围，定义出一个或者多个包围所述N型埋层区的N型环形埋层区；

第2步，进行N型埋层的注入，杂质通过光刻打开的N型埋层区窗口以及N型环形埋层区窗口进入衬底中，形成N型埋层区和N型环形埋层区；

第3步，进行高温推进；

第4步，进行P型杂质离子的注入，形成P型埋层。

进一步地，所述的第1步中，所述N型埋层区与N型环形埋层区的间距，以及多个N型环形埋层区之间的间距，用于调整高温推进后的N型埋层区边缘的杂质浓度；所述的N型埋层区与N型环形埋层区的间距，以及多个N型环形埋层区之间的间距均为0.5～8μm。

进一步地，所述第2步中，N型杂质注入采用注入能量40～200keV，注入剂量10¹⁴～10¹⁶atoms/cm²。

进一步地，所述第3步中，高温推进采用1100～1250℃,30～300分钟。

本发明所述的LDMOS器件埋层的工艺方法，通过在N型埋层区外围增加一个或多个N型环形埋层，在炉管高温推进之后杂质向侧面扩散，使得N型埋层区边缘区域的杂质浓度较中间区域低，提高了N型埋层与外围的P型埋层之间PN结的耐压能力。

附图说明

图1 是传统LDMOS器件的埋层示意图；

图2 是另一种传统LDMOS器件的埋层示意图。

图3～5 是本发明埋层工艺示意图；

图6是本发明工艺流程图。

附图标记说明

1是N型埋层，2是P型埋层，3是P阱，4是光刻胶，A、B是距离。

具体实施方式

本发明所要解决的技术问题是提供一种LDMOS器件埋层的工艺方法，以提高器件的耐压能力。