[发明专利]半导体装置及其制造方法

说明书

本发明涉及半导体装置及其制造方法，提高半导体装置的性能。半导体装置包括SOI基板(SB1)以及在SOI基板(SB1)上形成的MISFET(Q1)。SOI基板(SB1)具有基体(SS1)、在基体(SS1)上形成的接地面区域(GP)、在接地面区域(GP)上形成的BOX层(3)以及在BOX层(3)上形成的SOI层(4)。基体(SS1)由硅构成，接地面区域(GP)包括由碳化硅构成的半导体区域(1)。

技术领域

本发明涉及半导体装置及其制造方法，例如能够适当地用于具备在SOI(SiliconOn Insulator，绝缘体上硅结构)基板上形成的半导体元件的半导体装置及其制造方法。

背景技术

随着半导体装置的高集成化的发展，MISFET(Metal Insulator SemiconductorField Effect Transistor，金属绝缘体半导体场效应晶体管)等场效应晶体管依照比例原则来进行微型化。然而，伴随着场效应晶体管的微型化，发现短沟道效应，或者阈值电压的均匀性降低等，从而使半导体装置的性能容易降低。

另一方面，在体基板上形成有作为嵌入氧化膜的BOX(Buried Oxide，隐埋氧化物)层与作为半导体层的SOI(Silicon On Insulator)层的SOI基板上的MISFET中，与体基板上的MISFET相比，容易抑制短沟道效应、能够减小阈值电压的偏差等半导体装置的性能优异。由此，可以认为SOI基板上的MISFET是为了实现电路线宽为40mn的这一代以后的半导体装置、以低功率进行动作的半导体装置所需的技术。

在日本特开2013-191760号公报(专利文献1)中，公开了在半导体装置中在由硅基板、BOX层以及SOI层构成的半导体基板的主面上形成场效应晶体管的技术。

在日本特开2004—349315号公报(专利文献2)中，公开了通过贴合回蚀法来制造在硅基板上依次形成有氧化膜层、SiC外延层、具有晶格畸变的硅层的畸变SOI基板晶片的技术。

现有技术文献

专利文献

专利文献1：日本特开2013—191760号公报

专利文献2：日本特开2004—349315号公报

发明内容

作为上述的SOI基板上的MISFET，存在采用薄膜嵌入氧化膜上的SOI(Silicon OnThin Buried oxide：SOTB)技术并且具备作为完全耗尽型SOI(Fully Depleted SiliconOn Insulator：FD-SOI)的MISFET的半导体装置。在这样的作为FD-SOI的MISFET中，位于栅极电极下的部分的SOI层是杂质浓度充分低的沟道或者未导入杂质的沟道即所谓的无掺杂(dopantless)沟道。

在MISFET是无掺杂沟道的SOI的情况下，阈值电压能够根据栅极电极的功函数来进行调整，或者在BOX层下部的基体内设置相当于背栅极的接地面区域GP，通过该接地面区域GP的内部电位(Built-in Potential)来进行调整。

但是，在作为栅极电极所包含的导电膜而使用多晶硅膜的情况下，导电膜的功函数受到形成源极漏极区域时的离子注入的注入条件的影响，所以难以自由地调整导电膜的功函数。因此，关于阈值电压的调整，期望根据形成接地面区域时的离子注入量来调整内部电位。

另一方面，在对接地面区域进行离子注入之后，在进行激活退火时，离子注入后的杂质容易扩散。因此，在进行激活退火之后，接地面区域整体中的杂质浓度的平均值降低。由此，接地面区域的内部电位的绝对值变小，所以能够调整阈值电压的范围变窄，半导体装置的性能降低。

其他课题与新的特征可以根据本说明书的叙述以及附图而变得明确。