[发明专利]一种用于ICE的MCU仿真方法

权利要求书

1.一种用于ICE的MCU仿真方法，其特征在于该方法通过Chipsea Simulation总线、Chipsea Simulation主模块和Chipsea Simulation从模块来实现，其中ICE的CPU以及Chipsea Simulation主模块集成在FPGA中，Chipsea Simulation从模块集成于目标芯片中；Chipsea Simulation主模块通过监控CPU的SFR总线，在CPU读写模拟相关寄存器的同时，将SFR信息通过Chipsea Simulation总线写入到目标芯片当中；目标芯片中通过Chipsea Simulation从模块接收SFR信息完成SFR配置，最终将模拟输出映射到IO口上，实现芯片内部数模接口到ICE数模接口的等效替换。

2.如权利要求1所述的用于ICE的MCU仿真方法，其特征在于所述Chipsea Simulation总线执行的是Chipsea Simulation总线协议，具体地说，所述Chipsea Simulation总线包含使能线SIM_ENB、时钟线SIM_CLK以及数据线SIM_DATA；每次发送数据时，要先将使能线拉低，然后将数据高位在左的方式移位输出；1次传输包含2个字节数据，其定义如下：

其中，RWF：读写控制位，1代表写，0代表读；ADDR：读写地址位，即Chipsea Simulation主模块需要发送和读取SFR的地址；DATA:读写数据位，即Chipsea Simulation主模块要读写的SFR数据。

3.如权利要求2所述的用于ICE的MCU仿真方法，其特征在于目标芯片端接收到1个命令包后，首先判断读写控制位；如果是写操作，则通过间接寻址的方式将SFR数据写到相应的地址中；如果是读操作，则通过间接寻址的方式将SFR数据从相应的地址中读出，然后串行输出到SIM_DATA。

4.如权利要求2所述的用于ICE的MCU仿真方法，其特征在于Chipsea Simulation主模块和Chipsea Simulation从模块同步运行，采用3线串行协议；3线包含使能线、时钟线和数据线。

5.如权利要求4所述的用于ICE的MCU仿真方法，其特征在于所述Chipsea Simulation主模块在FPGA中实现，它通过监控CPU内核SFR总线来完成SFR的分发；Chipsea Simulation主模块和Chipsea Simulation从模块需要匹配。

6.如权利要求5所述的用于ICE的MCU仿真方法，其特征在于所述Chipsea Simulation主模块包含1个FSM状态机、1个FIFO存储器、1个并转串的sim_master模块；SFR总线接入FIFO存储器，FIFO存储器又与sim_master模块进行连接，FSM状态机则分别与FIFO存储器和sim_master模块进行通讯，当CPU在操作SFR时，Chipsea Simulation主模块将需要的SFR信息写入到FIFO存储器当中；如果FIFO非空，FSM状态机一直读取SFR信息并通过sim_master模块串行的移出，随后再读回进行比较确认写入正确。

7.如权利要求2所述的用于ICE的MCU仿真方法，其特征在于Chipsea Simulation从模块包含1个FSM状态机处理Chipsea Simulation协议，然后SiPo模块在通过内核的SFR总线写入到相对应的外设当中。

8.如权利要求2所述的用于ICE的MCU仿真方法，其特征在于具体的控制流程如下：

101、目标芯片上电后即配置成仿真模式，仿真模式下，模拟电路的数模接口被映射到IO口；

102、检查SIM_ENB，先等待SIM_ENB为高，再等待SIM_ENB为低，以检查是否出现下降沿；否，则返回继续检查，是则进行下一步；

103、然后接收地址包，接收地址包实际上是连续读取8个SIM_DATA；每次读取都要先检测到SIM_CLK出现了上升沿，然后通过对该字节的最高位RWF进行判断，可以确定当前Chipsea Simulation主控方式要写SFR还是读SFR；

是，则进入104步骤，否则进入105步骤；

104、接收数据包，在接收数据包时，同样是连续读取8个数据，然后将数据写入SFR；

105、发送数据包，在读取SFR后，需要先发1个数据到SIM_DATA，然后检测SIM_CLK是否出现上升沿，直到数据发送完毕；

106、检查SIM_ENB，最后还要检查SIM_ENB出现了上升沿后，再回到检查SIM_ENB出现下降沿的状态；

是出现上升沿则回到102步骤进行循环，否则重新检查SIM_ENB。