[发明专利]一种用于ICE的MCU仿真方法

说明书

本发明公开了该方法通过CS‑SIM主模块和CS‑SIM从模块来实现，其中ICE的CPU以及CS‑SIM主模块集成在FPGA中，CS‑SIM从模块集成于目标芯片中；CS‑SIM主模块通过监控CPU的SFR总线，在CPU读写模拟相关寄存器的同时，将SFR信息通过CS‑SIM总线写入到目标芯片当中；目标芯片中通过CS‑SIM从模块接收SFR信息完成SFR配置，最终将模拟输出映射到IO口上，实现芯片内部数模接口到ICE数模接口的等效替换。

技术领域

本发明属于仿真器的技术领域，特别涉及集成模拟电路仿真功能的ICE在线仿真器。

背景技术

ICE在线仿真器(In-Circuit Emulator,ICE)是嵌入式系统领域使用得最多，也是功能最强大的调试器之一。ICE是一个用来设计其他计算机系统的计算机，它代替了目标机上物理的处理器或MCU，其表现与被代替的目标机处理器完全一样，但是他允许用户查看处理器内部的数据或代码并控制CPU的运行。一个在线仿真器通常由仿真探头和仿真器主板组成。传统的ICE技术有BONDOUT专用仿真芯片技术、HOOKS I/O复用的仿真技术等，但这些技术都无法实现OTP类型的MCU仿真，以及存在成本高、实时性差等各种问题。目前主流ICE大多是采用FPGA实现，这样对于MCU的数字部分，如CPU、串口、SPI等串口外设可以轻松的在FPGA重构。对CPU进行改造，并在FPGA上集成类似SWD、JTAG等调试协议的处理模块，即可以实现MCU的在线仿真。如专利1提出SOC仿真架构。

然而，目前MCU的集成度越来越高，如各类ADC、LCD驱动、LED驱动等模拟模块。这些模拟模块无法在FPGA上实现，这对于基于FPGA的ICE来说是非常棘手的问题。如何保证模拟仿真的实时性和准确性，如何保证尽可能的集成所有模拟电路仿真等，成为迫切要解决的技术问题。

发明内容

为解决上述问题，本发明的目的在于提供一种用于ICE的MCU仿真方法，该方法能够保证仿真实时性和准确性，还可以集成多个模拟电路仿真。

为实现上述目的，本发明的技术方案如下。

一种用于ICE的Chipsea Simulation(Chipsea Simulation)仿真方法，该方法通过Chipsea Simulation总线、Chipsea Simulation主模块和Chipsea Simulation从模块来实现，其中ICE的CPU以及Chipsea Simulation主模块集成在FPGA中，Chipsea Simulation从模块集成于目标芯片中；Chipsea Simulation主模块通过监控CPU的SFR总线，在CPU读写模拟相关寄存器的同时，将SFR信息通过Chipsea Simulation总线写入到目标芯片当中；目标芯片中通过ChipseaSimulation从模块接收SFR信息完成SFR配置，最终将模拟输出映射到IO口上，实现芯片内部数模接口到ICE数模接口的等效替换。它的本质是使用实际的目标芯片来实现ICE模拟电路的仿真。

所述Chipsea Simulation总线执行的是Chipsea Simulation总线协议，具体地说，所述Chipsea Simulation总线包含使能线SIM_ENB、时钟线SIM_CLK以及数据线SIM_DATA。每次发送数据时，要先将使能线拉低，然后将数据高位在左的方式移位输出。1次传输包含2个字节数据。其定义如下：

其中，RWF：读写控制位，1代表写，0代表读；ADDR：读写地址位，即ChipseaSimulation主模块需要发送和读取SFR的地址；DATA:读写数据位，即Chipsea Simulation主模块要读写的SFR数据。