[发明专利]封装布置、封装以及制造封装布置的方法

说明书

本发明涉及封装布置、封装以及制造封装布置的方法。根据各种实施例，一种封装布置可以包括：第一密封材料；至少一个电子电路，被至少部分地嵌入在第一密封材料中，该至少一个电子电路在该至少一个电子电路的第一侧处包括第一接触焊盘结构；至少一个机电器件，被设置在至少一个电子电路的第一侧之上，该至少一个机电器件包括面对至少一个电子电路的第一侧的第二接触焊盘结构；在至少一个机电器件与至少一个电子电路之间的再分布层结构，该再分布层结构将第一接触焊盘结构与第二接触焊盘结构电连接，其中在至少一个机电器件与再分布层结构之间提供间隙；第二密封材料，至少部分地覆盖至少一个机电器件，其中该间隙没有第二密封材料。

技术领域

各种实施例一般地涉及封装布置、封装以及制造封装布置的方法。

背景技术

一般地，可以将例如集成电路、管芯、芯片或集成电路结构之类的一个或多个电子电路嵌入到模具材料中以提供芯片嵌入封装，例如嵌入式晶片级封装（eWLB或eWLP），例如扇出晶片级封装（FOWLP）等。在半导体处理中，可以将晶片级封装（WLP）用于在集成电路仍是晶片的一部分的同时或在集成电路被作为晶片处理时对集成电路进行封装。相反地，可以首先将单独的集成电路（例如，单独芯片或管芯）从晶片单一化并且随后用其它封装技术进行封装，其中，芯片或管芯可以被单独地封装。可以将晶片级封装或晶片级封装视为芯片级封装（CSP），其中，结果得到的封装可以具有与管芯或芯片基本上相同的尺寸。晶片级封装可以包括用于与被嵌入晶片级封装的模具材料中的一个或多个电子电路的电接触，例如焊料焊盘（solder land）。

发明内容

根据各种实施例，一种封装布置可以包括：第一密封材料；至少一个电子电路，其被至少部分地嵌入所述第一密封材料中，所述至少一个电子电路在所述至少一个电子电路的第一侧处包括第一接触焊盘结构；至少一个微机电系统，其被设置在所述至少一个电子电路的第一侧之上，所述至少一个微机电系统包括面对所述至少一个电子电路的第一侧的第二接触焊盘结构；所述至少一个微机电系统与所述至少一个电子电路之间的再分布层结构，所述再分布层结构将第一接触焊盘结构与第二接触焊盘结构电连接，其中，在所述至少一个微机电系统与所述再分布层结构之间提供间隙；第二密封材料，其至少部分地覆盖所述至少一个微机电系统，其中，所述间隙没有所述第二密封材料。

附图说明

在图中，相同的附图标记一般地遍及不同的图指示相同部分。附图不一定按比例，而是一般地着重于图示本发明的原理。在以下描述中，参考以下附图来描述本发明的各种实施例，在附图中：

图1在示意性横截面视图或侧视图中示出了根据各种实施例的封装布置；

图2在示意性横截面视图或侧视图中示出了根据各种实施例的封装布置；

图3在示意性横截面视图或侧视图中示出了根据各种实施例的封装布置；

图4在示意性横截面视图或侧视图中示出了根据各种实施例的封装布置；

图5A和5B分别地在示意性横截面视图或侧视图中示出了根据各种实施例的封装布置；

图6示出了根据各种实施例的制造封装布置的方法的示意性流程图；

图7在示意性横截面视图或侧视图中示出了根据各种实施例的制造期间的各种处理阶段处的封装布置；

图8在示意性横截面视图或侧视图中示出了根据各种实施例的制造期间的各种处理阶段处的封装布置；

图9在示意性横截面视图或侧视图中示出了根据各种实施例的制造期间的各种处理阶段处的封装布置；

图10在示意性横截面视图或侧视图中示出了根据各种实施例的制造期间的各种处理阶段处的封装布置；

图11在示意视图中示出了根据各种实施例的封装或封装布置的再分布层结构；以及