[发明专利]一种降低CMOS图像传感器白像素的集成工艺有效
申请号: | 201510621256.9 | 申请日: | 2015-09-25 |
公开(公告)号: | CN105185747B | 公开(公告)日: | 2018-05-01 |
发明(设计)人: | 范晓;陈昊瑜;王奇伟 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L27/146;H01L21/31;H01L21/265 |
代理公司: | 上海天辰知识产权代理事务所(特殊普通合伙)31275 | 代理人: | 吴世华,陈慧弘 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 降低 cmos 图像传感器 像素 集成 工艺 | ||
1.一种降低CMOS图像传感器白像素的集成工艺,其特征在于,包括以下步骤:
步骤S01:提供一硅基体,在所述基体中形成浅沟槽隔离;
步骤S02:在所述基体表面依次生长一垫氧化层和一氮化硅阻挡层;
步骤S03:涂敷光刻胶,以图形化的光刻胶为阻挡层,并透过氮化硅阻挡层,对所述基体进行离子注入,以在所述基体中形成光电二极管及其周围的隔离区;其中,还通过以氮化硅阻挡层作为离子注入时的阻挡层,利用氮化硅阻挡层阻挡离子注入过程中电子淋浴所挥发的金属元素离子,同时减少离子注入在浅层区域由于电弧效应引起的注入损伤,以有效降低白像素;
步骤S04:去除所述氮化硅阻挡层和垫氧化层,然后,生长栅氧化层和多晶硅层;
步骤S05:形成多晶硅传输栅和侧墙,以及进行浅层离子注入;形成层间电介质和金属层。
2.根据权利要求1所述的降低CMOS图像传感器白像素的集成工艺,其特征在于,所述垫氧化层的厚度为不小于6nm。
3.根据权利要求1所述的降低CMOS图像传感器白像素的集成工艺,其特征在于,所述氮化硅阻挡层的厚度为30~100nm。
4.根据权利要求1所述的降低CMOS图像传感器白像素的集成工艺,其特征在于,步骤S03中,采用高能离子注入方式,在所述基体中形成光电二极管及其周围的隔离区。
5.根据权利要求1或4所述的降低CMOS图像传感器白像素的集成工艺,其特征在于,步骤S03中,采用高能离子注入方式,在所述基体中形成N型光电二极管及其周围的深P+型隔离区。
6.根据权利要求1所述的降低CMOS图像传感器白像素的集成工艺,其特征在于,步骤S04中,采用湿法刻蚀去除氮化硅阻挡层和垫氧化层。
7.根据权利要求1所述的降低CMOS图像传感器白像素的集成工艺,其特征在于,步骤S05中,采用化学气相沉积工艺生长多晶硅层,并通过光刻以及刻蚀工艺制备形成多晶硅传输栅。
8.根据权利要求1所述的降低CMOS图像传感器白像素的集成工艺,其特征在于,采用离子注入方式,形成由缓变PN结构成的光电二极管,基体为P型,从深到浅施主型杂质浓度逐渐增加,依次从N型过渡到N+型。
9.根据权利要求1所述的降低CMOS图像传感器白像素的集成工艺,其特征在于,步骤S05中,采用浅层离子注入方式,在光电二极管表面形成P+型区域,以将光电二极管与基体表面进行隔离。
10.根据权利要求1所述的降低CMOS图像传感器白像素的集成工艺,其特征在于,步骤S05中,采用浅层离子注入方式,形成N+型浮动扩散区,作为传输栅的漏。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510621256.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:高响应速率通信发光器件
- 下一篇:氮化镓基发光二极管芯片及其制备方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造