[发明专利]一种降低CMOS图像传感器白像素的集成工艺

说明书

技术领域

本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种降低CMOS图像传感器白像素的集成工艺。

背景技术

近年来，随着移动网络的飞速发展，移动智能终端大量地普及，并不断地更新换代。而作为移动终端“眼睛”的图像传感器，也紧跟着市场的需求，不停地提高着自己的性能。

未来图像传感器发展的方向是高像素、低功耗、高像质。高像素和低功耗要求像素尺寸不断地缩小。然而，随着像素尺寸的缩小，像素的质量却急剧下降，特别是量子效率和噪声。量子效率可以通过高能离子注入拉长光电二极管深度来弥补，但是噪声的降低却非常的困难。

表征像素噪声的一个重要参数是白像素的个数。白像素是指那些亮度相对于周围像素亮度异常偏高的像素点，白像素个数越多，图像的质量就越差。

目前，绝大多数的CMOS图像传感器厂商都采用特定的逻辑运算电路来修复白像素。这种逻辑电路能够修复绝大多数的白像素，但是修复前的白像素在通过逻辑运算修复之后，或多或少会对周围像素的原始色彩产生一定的影响。因此，减少修复前的白像素个数仍是提高图像质量重要方面。

白像素主要来自于光电二极管中的金属污染或晶格缺陷。工艺上降低CMOS图像传感器白像素的主要方法是控制工艺过程中金属污染和晶格缺陷的引入，例如机台端的作业部件尽量选用不含金属元素的材质，晶圆尽量选用带外延层的硅片，等等。虽然这些措施能够减少白像素的个数，但是工艺过程控制非常困难，因为很低的金属污染浓度就能够引起白像素的急剧升高。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种降低CMOS图像传感器白像素的集成工艺，可有效地降低白像素。

为实现上述目的，本发明的技术方案如下：

一种降低CMOS图像传感器白像素的集成工艺，包括以下步骤：

步骤S01：提供一硅基体，在所述基体中形成浅沟槽隔离；

步骤S02：在所述基体表面依次生长一垫氧化层和一氮化硅阻挡层；

步骤S03：涂敷光刻胶，以图形化的光刻胶为阻挡层，并透过氮化硅阻挡层，对所述基体进行离子注入，以在所述基体中形成光电二极管及其周围的隔离区；其中，还通过以氮化硅阻挡层作为离子注入时的阻挡层，利用氮化硅阻挡层阻挡离子注入过程中电子淋浴所挥发的金属元素离子，同时减少离子注入在浅层区域由于电弧效应引起的注入损伤，以有效降低白像素；

步骤S04：去除所述氮化硅阻挡层和垫氧化层，然后，生长栅氧化层和多晶硅层；

步骤S05：形成多晶硅传输栅和侧墙，以及进行浅层离子注入；形成层间电介质和金属层。

优选地，所述垫氧化层的厚度为不小于6nm。

优选地，所述氮化硅阻挡层的厚度为30～100nm。

优选地，步骤S03中，采用高能离子注入方式，在所述基体中形成光电二极管及其周围的隔离区。

优选地，步骤S03中，采用高能离子注入方式，在所述基体中形成N型光电二极管及其周围的深P+型隔离区。

优选地，步骤S04中，采用湿法刻蚀去除氮化硅阻挡层和垫氧化层。

优选地，步骤S05中，采用化学气相沉积工艺生长多晶硅层，并通过光刻以及刻蚀工艺制备形成多晶硅传输栅。

优选地，采用离子注入方式，形成由缓变PN结构成的光电二极管，基体为P型，从深到浅施主型杂质浓度逐渐增加，依次从N型过渡到N+型。

优选地，步骤S05中，采用浅层离子注入方式，在光电二极管表面形成P+型区域，以将光电二极管与基体表面进行隔离。

优选地，步骤S05中，采用浅层离子注入方式，形成N+型浮动扩散区，作为传输栅的漏。

从上述技术方案可以看出，本发明针对CMOS图像传感器白像素较高的问题，通过在离子注入过程中，引入一层氮化硅阻挡层，该阻挡层能够阻挡离子注入、尤其是高能离子注入过程中因电子淋浴挥发的金属元素所引入的金属杂质，同时能够减少离子注入在浅层区域由于电弧效应所引起的晶格缺陷，从而有效地降低白像素。

附图说明

图1是本发明一种降低CMOS图像传感器白像素的集成工艺的流程图；

图2～图8是本发明一较佳实施例中根据图1的方法制作CMOS图像传感器像素单元时的工艺步骤示意图；

图9a～图9b是采用传统的离子注入方式和本发明的离子注入方式在制作CMOS图像传感器时的对比示意图；其中，图9a代表传统的离子注入方式，图9b代表本发明的离子注入方式。

具体实施方式