[发明专利]具有追赶模式、进行时钟重定时的系统和装置及相关方法

权利要求书

1.一种装置，包括：

响应于第一信号操作的模拟或混合信号电路系统；

响应于第二信号操作的数字电路系统；和

信号重定时电路，其包括以级联配置选择性耦合的第一触发器和第二触发器，生成所述第二信号以通过对数字信号源的输出信号的边缘进行重定时以落在所述第一信号的周期边界上来降低所述数字电路系统与所述模拟或混合信号电路系统之间的干扰。

2.根据权利要求1所述的装置，其中所述信号重定时电路包括耦合到所述第二触发器的限制计数器。

3.根据权利要求1所述的装置，其中所述模拟或混合信号电路系统包括射频电路系统，即RF电路系统。

4.根据权利要求3所述的装置，其中所述第一信号包括本地振荡器信号，即LO信号。

5.根据权利要求1所述的装置，其中所述数字信号源的所述输出信号包括时钟信号，并且其中所述第二信号包括重定时的时钟信号。

6.根据权利要求1所述的装置，其中所述模拟或混合信号电路系统驻留在第一电路分区中并且所述数字电路系统驻留在第二电路分区中。

7.根据权利要求6所述的装置，其中所述第一电路分区和所述第二电路分区在物理上被划分。

8.根据权利要求6所述的装置，其中所述第一电路分区和所述第二电路分区驻留在集成电路内即IC内。

9.一种装置，包括：

第一电路，所述第一电路响应于第一信号操作；

第二电路，所述第二电路响应于第二信号或所述第二信号的重定时的版本可选择地操作；和

信号重定时电路，所述信号重定时电路重定时所述第二信号以生成所述第二信号的所述重定时的版本，并管理所述第二电路响应于所述第二信号或所述第二信号的所述重定时的版本的操作的转变，而不在所述第二信号的所述重定时的版本中生成毛刺和丢失或外加周期，所述信号重定时电路包括以级联配置选择性耦合的第一触发器和第二触发器。

10.根据权利要求9所述的装置，其中所述信号重定时电路还包括耦合到所述第一触发器和第二触发器的限制计数器。

11.根据权利要求9所述的装置，其中所述第一电路包括射频电路系统即RF电路系统，并且其中所述第一信号包括本地振荡器信号即LO信号。

12.根据权利要求11所述的装置，其中所述第二电路包括微控制器单元即MCU。

13.根据权利要求12所述的装置，其中在集成电路即IC内制造所述RF电路系统和所述MCU。

14.根据权利要求9所述的装置，其中所述第二信号包括时钟信号，并且其中所述第二信号的所述重定时的版本包括重定时的时钟信号。

15.一种装置，包括：

电路，所述电路响应于信号或所述信号的重定时的版本可选择地操作；和

信号重定时电路，所述信号重定时电路通过使用追赶模式来管理所述电路响应于所述信号的所述重定时的版本的操作到所述电路响应于所述信号的操作的转变，所述信号重定时电路包括选择性耦合到第二触发器的第一触发器。

16.根据权利要求15所述的装置，其中，在所述追赶模式中，改变所述信号的所述重定时的版本以减小所述信号和所述信号的所述重定时的版本之间的滞后。

17.根据权利要求15所述的装置，其中，以固定时间段生成所述信号的所述重定时的版本，其中所述信号的所述重定时的版本具有逻辑低值和逻辑高值。