[发明专利]SOC芯片频率测试方法

说明书

技术领域

本发明涉及一种集成电路芯片测试方法，特别是涉及一种集成电路芯片频率的测试方法，应用于信号频率测试技术领域。

背景技术

随着集成电路产业高速、持续发展，集成电路（IC，Integrated Circuits）测试已成为集成电路设计、制造、封装以及应用过程中的重要环节，贯穿于IC的整个生产和应用过程中。

SOC(System On Chip)芯片有很多电路模块或IP构成，包括数字、模拟、射频和数模混合电路等，其有规模大、集成度高、体积小等特点。完成SOC芯片测试并达到一定的故障覆盖率需要生成大量的测试图形和矢量，这会使得测试时间长，因此，其测试也是一个比较费时间的过程。而量产耗费ATE（Automatic Test Machine）的时间多少直接决定芯片的测试成本高低。目前，复杂的SOC芯片测试成本可能将占到芯片成本的一半。测试成本已成为市场竞争中一个不可忽略的因素。因此，芯片生产商越来越关注如何降低测试成本。

MSP430芯片采用Teradyne J750HD ATE测试机台，在MSP430芯片的时钟系统测试过程中，有多种频率信号，如果直接采用ATE自带Frequency Counter（频率计数）功能直接测试，其测试时间较长且测试精度较低，这样会增加测试成本且测试效果也不理想。

发明内容

为了解决现有技术问题，本发明的目的在于克服已有技术存在的不足，提供一种SOC芯片频率测试方法，结合快速傅里叶变换FFT 处理方法、汉宁窗处理方法与插值算法的频率分析方法来完成SOC芯片时钟系统不同频率的测试，提高了插值算法的计算精度，该方法具有测试时间短，测试精度高的特点，可以有效提升测试效率。

为达到上述发明创造目的，采用下述技术方案：

一种SOC芯片频率测试方法，使用ATE测试芯片时钟系统，包括以下步骤：

a． SOC芯片通过测试端口传输信号到对应的信号通道，然后再传输到ATE中进行测试，使每个测试信号对应一个信号通道，对测试结果信息进行比特化，得到测试数据；

b．使用高频参考测试信号去测试较低频率信号，启用ATE上HRAM的OneBitMode，将在所述步骤a中得到的比特化的测试数据放入HRAM中存储；

c．调用HRAM中存储的测试数据，对测试数据进行快速傅立叶变换FFT处理，然后对FFT处理后的数据进行汉宁窗处理，最后采用插值计算方法，最终得到SOC芯片频率。

作为本发明优选的技术方案，在所述步骤c中，测试数据计算方法如下：

对于测试频率X(i)：

（i=0~N-1）（公式1）

在公式1中，f为频率，N为采样点总数。

对此加上汉宁窗W(i)：

（i=0~N-1） （公式2）

对公式1做DFT(离散傅立叶变换)并加汉宁窗后结果如下(处理结果为G(k))：

（公式3）

由于

（公式4）

将公式4代入公式3中可得：

（公式5）

而

（公式6）

（公式7）

将公式6和公式7代入公式8可得：

（公式8）

另

（公式9）

在公式9中，k_max为频率粗略估计值。

由于

（公式10）

因此代入公式9可化简为：

（公式11）

同样

（公式12）

因此得出频率f为：

（公式13）

优选地，在采用插值计算方法时，首先判断大小，然后选择如下计算公式计算SOC芯片频率：

本发明与现有技术相比较，具有如下显而易见的突出实质性特点和显著优点：

本发明基于ATE的结合FFT 、汉宁窗与插值算法对SOC频率进行分析计算，通过加汉宁窗，有利于插值运算并且筛选出FFT之后的多余信息，最后通过插值运算得到最终频率，并且FFT计算明显耗时短，插值运算明显提升测试精度，最终提升测试效率。

附图说明

图1是本发明优选实施例的芯片测试通道示意图。

图2是本发明优选实施例的测试信号量化示意图。

图3是本发明优选实施例对测试数据进行FFT处理之后的数据。

图4是本发明优选实施例对FFT处理后的数据汉宁窗处理后的数据。