[发明专利]化学增幅型负型抗蚀剂组合物、光固化性干膜、制备方法和图案化方法

说明书

包含带有机硅结构的聚合物的化学增幅型负型抗蚀剂组合物形成可容易图案化的膜。经图案化的膜紧密地粘合于各种基材并且由于耐碱性和可靠性的改善适合作为电气/电子部件上的保护膜。

相关申请的交叉引用

本非临时申请在美国法典第35卷第119节(a)款下要求2014年10 月1日于日本提交的第2014-202890号的专利申请的优先权，所述专利申请的全部内容通过引用并入本文。

技术领域

本发明涉及：包含带有机硅结构的聚合物的化学增幅型负型抗蚀剂组合物，该化学增幅型负型抗蚀剂组合物可通过曝光于在具有小于500nm波长的近UV和深UV区的紫外线辐照如i-线和g-线而进行图案化；使用该抗蚀剂组合物的光固化性干膜；制备该光固化性干膜的方法；图案形成方法，其包括施涂该抗蚀剂组合物或干膜以在基材上形成抗蚀剂膜或光固化性树脂层和图案化；以及通过固化该抗蚀剂膜或光固化性树脂层而得到的用于保护电气/电子部件(例如配线、电路和电路板)的膜。

负型抗蚀剂组合物的经图案化的膜作为保护膜用于包覆配线、电路、板等。经图案化的膜往往在随后的使它们与碱长时间接触的加工步骤中遇到剥离或溶解的问题。令人惊讶地，根据本发明的化学增幅型负型抗蚀剂组合物形成的图案或者包含该组合物的干膜在耐碱性上显著得到改善。

由于其包括耐热性、耐化学品性、绝缘性和柔性的优点，本发明的抗蚀剂组合物形成的保护膜用作用于半导体器件，包括再配线 (redistribution)的介电膜、用于多层印刷电路板的介电膜、阻焊膜、覆盖层膜、用于硅通孔(TSV)填充的介电膜、和基材的层合。

背景技术

由于包括个人电脑、数码相机和移动电话的大多数电子设备变得尺寸更小且性能更佳，所以存在对于小尺寸、薄型化和高密度的半导体器件的增加的需求。在以芯片尺寸封装或芯片级封装(CSP)或3D层堆叠为代表的高密度封装技术中，期望具有感光性介电材料，其可以适应于用于生产率改善的基材面积增加并且其可以适应于在基材上具有高纵横比的细凹凸的结构。

关于上文所提及的感光性介电材料，JP-A 2008-184571公开了光固化性树脂组合物，可以通过半导体器件制造中通常使用的旋涂技术将其涂覆以形成具有宽范围变化的厚度的膜，使用宽波长范围的辐照加工成精细尺寸图案，并且在低温下后固化成具有柔性、耐热性、电气性质、粘合性、可靠性和耐化学品性的电气/电子部件保护膜。有利地，旋涂技术能够在基材上简单地形成膜。

用于形成电气/电子部件保护膜的该光固化性树脂组合物被用于在基材上形成具有1至100μm的厚度的膜。随着所述膜厚增加超过 30μm，变得难于通过旋涂将光固化性树脂组合物施涂至基材上，因为该组合物必须具有非常高的粘度。通过旋涂在基材上形成膜在实际应用中遇到某些限制。

另外，当将光固化性树脂组合物通过旋涂施涂至具有粗糙表面的基材上时，难于在基材上形成均匀的层。光固化性树脂层倾向于在基材上的台阶附近留下空隙。期待在平坦性和台阶覆盖上的进一步改善。替代旋涂技术的另一涂覆技术是喷涂，如JP-A 2009-200315中所公开。由于喷雾的原理，经常形成缺陷，包括由在基材上的凹凸产生的高度差异、在图案边缘的膜破裂和在凹陷底部的针孔。平坦性和台阶覆盖的问题仍未解决。

近来，在以芯片级封装(CSP)或3D堆叠封装为代表的高密度封装技术中，焦点在于通过在基材上形成精细的高纵横比的图案和在该图案上沉积金属如铜而由芯片再配线的技术。为了满足更高密度和更高集成度的芯片的要求，强烈地期望在再配线技术中降低图案线条的宽度和基材之间互联的接触孔的尺寸。通常将光刻法用于形成精细尺寸图案。尤其是，与化学增幅型负型抗蚀剂组合物组合的光刻法最佳地适合于形成精细图案特征。因为用于再配线的图案持久地留在器件芯片之间，所以图案材料必须具有固化能力并且还充当具有柔性、耐热性、电气性质、粘合性、可靠性和耐化学品性的电气/电子部件保护膜。出于该原因，负型抗蚀剂组合物被认为适合用于形成这样的图案。