[发明专利]制造半导体器件的方法

说明书

本发明涉及一种制造半导体器件的方法。为了提供具有改善的性能的半导体器件同时改善半导体器件的制造步骤中的吞吐量。在半导体衬底上形成由第一绝缘膜、第二绝缘膜、第三绝缘膜、第四绝缘膜和第五绝缘膜构成的绝缘膜部。所述第二绝缘膜是第一电荷存储膜并且所述第四绝缘膜是第二电荷存储膜。所述第一电荷存储膜含有硅和氮；所述第三绝缘膜含有硅和氧；并且所述第二电荷存储膜含有硅和氮。所述第三绝缘膜的厚度小于所述第一电荷存储膜的厚度并且所述第二电荷存储膜的厚度大于所述第一电荷存储膜的厚度。通过用含水的处理液对所述第一电荷存储膜的上表面进行处理来形成所述第三绝缘膜。

相关申请交叉参考

包括说明书、附图和摘要在内的于2014年9月30日递交的日本专利申请No.2014-201387整体以引入方式并入本文。

技术领域

本发明涉及半导体器件的制造技术，例如，一种当应用于具有混合装载在其中的非易失性存储器的半导体器件的制造技术时有效的技术。

背景技术

具有包括作为场效应晶体管的MISFET(金属绝缘体半导体场效应晶体管)的主电路的半导体器件除了用于实现半导体器件的主要功能的主电路外有时还具有被添加到主电路的附加电路(附电路)。附加电路的实例包括将用于主电路的修整或释放的电子熔丝和用于在其中存储修整信息的存储器。

近年来，出现了对利用可编程非易失性存储器以允许重复的调整的MTP(多次性编程)型电子熔丝的日益增加的需求。现在，作为用于存储修整信息的存储器，使用的是具有浮置栅极结构并且适合与包括在主电路中的场效应晶体管混合装载的非易失性存储器(NV存储器)。使用这样的非易失性存储器会增加存储器单元的大小，因此向能够使存储器单元小型化的非易失性存储器的转变正在研究中。在这样的情况下，已经对使用具有MONOS(金属氧化物氮化物氧化物半导体)结构作为附加电路的非易失性存储器进行了研究。

日本未审查专利申请公开No.2009-289823(专利文献1)公开了一种半导体集成电路器件的技术，所述半导体集成电路器件在其半导体衬底的表面中具有周边电路区和存储器单元区。

日本未审查专利申请公开No.Hei 5(1993)-160095(专利文献2)公开了一种用加入氟化氢的纯水清洗半导体晶片的技术。日本未审查专利申请公开No.Hei 5(1993-235265)(专利文献3)公开了一种技术，其在制造半导体器件的方法中具有清洗半导体晶片的步骤和将经清洗的半导体晶片上的自然氧化物膜热氮化成相应的氮化物的步骤。

[专利文献1]日本未审查专利申请公开No.2009-289823

[专利文献2]日本未审查专利申请公开No.Hei 5(1993)-160095

[专利文献3]日本未审查专利申请公开No.Hei 5(1993)-235265

发明内容

作为MONOS晶体管的栅极绝缘膜，其中混合装载有非易失性存储器的这样的半导体器件具有：用作底部氧化物膜的绝缘膜、包含氮化物膜的电荷存储部、和用作顶部氧化物膜的绝缘膜。

当电荷存储部由单层电荷存储膜构成时，有时减小用作底部氧化物膜的绝缘膜的厚度，以便使空穴能够直接隧穿用作底部氧化物膜的绝缘膜并且即使减小写入/擦除电压也允许执行擦除操作。然而，用作底部氧化物膜的绝缘膜的厚度的减小在数据保持期间促进了电子从电荷存储部到半导体衬底的隧穿，因此不能实现数据保持特性的改善。

可以通过在电荷存储部的厚度方向的中间形成由超薄氧化物膜制成的绝缘膜来实现数据保持特性的改善。然而，难以在短时间内以良好的膜厚度可控制性在电荷存储部的厚度方向的中间形成由超薄氧化物膜制成的绝缘膜，并且这降低了半导体器件的制造步骤的吞吐量。因此不能容易地实现在改善半导体器件的性能的同时改善半导体器件的制造步骤的吞吐量。