[发明专利]绝缘栅双极型晶体管的制备方法

说明书

本发明公开了一种绝缘栅双极型晶体管的制备方法，包括步骤：形成p型半导体衬底；在所述p型衬底上生长埋氧层后，在所述埋氧层上形成n型外延层；在所述n型外延层的一侧注入p型杂质离子，形成具有预定深度的p‑/p+基区；在所述n型外延层的另一侧注入p型杂质离子，形成具有预定深度的p+环；在所述p‑/p+基区注入n型杂质离子，形成预定深度的n+区；在所述p‑/p+基区上形成第一栅极和阴极，并在所述p+环上形成阳极，在所述阴极和阳极之间形成第二栅极。本发明公开的绝缘栅双极型晶体管的制备方法旨在提供一种高抗闩锁性能，且能够快速完成开关的绝缘栅双极型晶体管的制备方法。

技术领域

本发明涉及半导体元器件加工工艺技术领域，具体涉及一种绝缘栅双极型晶体管的制备方法。

背景技术

绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor：IGBT）由于正向压降小，输入阻抗大，因此是一个非常适合用于智能（smart）电源IC的器件；另外，IGBT从结构上存在由p+阳极（Anode）（A）、n型外延层（或漂移层）、p基区及n+阴极（K）构成的寄生晶闸管。当所述IGBT正常工作时，寄生晶闸管不工作，但当电流达到一定值以上时，寄生晶闸管就会导通，这就是闩锁特性。发生所述闩锁效应时，IGBT会使MOS栅极丧失控制能力，同时，所述闩锁效应会限制IGBT的电流控制能力，并决定安全工作区；

而为使空穴电流流向器件表面，现有技术中的IGBT如图1所示，提出了在抑制空穴注入的n+缓冲层追加栅极的结构：

在导通状态下经过沟道流入漂移区的电子被用于由p+阳极（A）、n型外延层（10）、p+阴极（K）构成的pnp晶体管之基极电流；届时，沟道末端会因电子浓度的升高而使阻抗减少，因此从p+阳极（A）注入的空穴大部分流入沟道，经过p-基区流入阴极（K）。因此，导通状态下的压降等于p+阳极（A）、n+型缓冲层（20）的导通电压以及外延区的压降、p-基区的压降之和。而若经过阴极（K）下方p-基区时由被遗弃的空穴引起的压降为0.7V以上，由阴极（K）、p-基区、外延区构成的寄生npn晶体管就会导通，电子就不经过沟道而直接经过p-基区并注入漂移区。如同上述过程，IGBT的寄生晶闸管会导通，这就是闩锁（latch-up）。而现有的IGBT存在阈值电压控制较难、工艺复杂等缺点。此外，现有的IGBT尽管有导通电阻低、输入阻抗高以及驱动电路单纯等优点，但也有开关速度相对较慢等缺点。

发明内容

针对现有技术中存在的上述问题，本发明公开了一种绝缘栅双极型晶体管的制备方法，旨在提供一种高抗闩锁性能，且能够快速完成开关的绝缘栅双极型晶体管的制备方法。

本发明的技术方案如下：

一种绝缘栅双极型晶体管的制备方法，包括步骤：

S1、形成具有预定导电型杂质掺杂浓度的p型半导体衬底；

S2、在所述p型衬底上生长埋氧层后，在所述埋氧层上形成n型外延层；

S3、在所述n型外延层的一侧注入p型杂质离子，形成具有预定深度的p-/p+基区；在所述n型外延层的另一侧注入p型杂质离子，形成具有预定深度的p+环；在所述p-/p+基区注入n型杂质离子，形成预定深度的n+区；

S4、在所述p-/p+基区上形成第一栅极和阴极，并在所述p+环上形成阳极，在所述阴极和阳极之间形成第二栅极。

作为优选，还包括步骤：

S5、在所述阴极和阳极之间增加形成第三栅极和一个P+环；

作为优选，还包括步骤：

S6、在所述阴极和阳极之间增加形成第四栅极、第五栅极、第六栅极、第七栅极和4个对应的P+环。