[发明专利]半导体封装

说明书

本发明提供了一种半导体封装，包括：封装基板和半导体裸晶，该封装基板具有第一表面和与该第一表面相对的第二表面；该半导体裸晶装配在该封装基板的该第一表面上。该半导体裸晶包括第一凸块接垫、第二凸块接垫、设置在该第一凸块接垫上的第一通孔和设置在该第二凸块接垫上的第二通孔；其中，该第一凸块接垫和该第二凸块接垫设置在该半导体裸晶的活性表面上，以及，该第一通孔的直径小于该第二通孔的直径。采用本发明，可以提高半导体封装体的电气特性。

技术领域

本发明涉及半导体封装领域，更特别地，涉及一种具有混合的通孔或凸块接垫尺寸的半导体封装。

背景技术

为了确保电子产品或通信设备的小型化和多功能性，通常要求半导体封装具有小尺寸、多针连接(multi-pin connection)、高速和高功能化的特性。输入-输出(Input-Output，I/O)引脚数量的增加连同对高性能集成电路的需求的增加，导致了倒装芯片(flipchip)封装的发展。

倒装芯片技术通常使用芯片上的焊接凸块(solder bump)来互连封装媒介，如封装基板。倒装芯片经过最短的路径正面朝下的接合至封装基板。这些技术可以不仅适用于单芯片封装，而且还可以适用于更高集成度的封装(该封装更大)以及更加复杂的基板中，其中，该基板能够容纳几个芯片以形成更大的功能单元。使用面积阵列(area array)的倒装芯片技术具有能够实现与设备的更高密度互连及与封装体的非常低的电感互连的优点。

最近，提出了一种铜柱凸块(copper pillar bump)技术。电子元件通过铜柱凸块而非焊接凸块(solder bump)的方式与基板连接，这样能使得间距更小，且使得凸块之间的桥接的可能性降为最低，降低了电路的电容负担以及允许电子元件在更高频率上操作。

然而，现有技术中，利用铜柱凸块的传统倒装芯片封装均由具有单一的铜柱尺寸(single copper pillar size)来实现，即封装体中所有铜柱的尺寸均相同，这导致半导体封装的电气特性受到限制。

发明内容

有鉴于此，本发明的目的之一在于提供一种半导体封装，以解决上述问题。

根据本发明的一实施例，半导体封装包括封装基板和半导体裸晶，该封装基板具有第一表面和与该第一表面相对的第二表面；该半导体裸晶装配在该封装基板的该第一表面上。该半导体裸晶包括在该半导体裸晶的活性表面上的多个第一凸块接垫和多个第二凸块接垫、在该多个第一凸块接垫上的多个第一通孔以及在该多个第二凸块接垫上的多个第二通孔。每个第一通孔的直径小于每个第二通孔的直径。

根据本发明的一实施例，该多个第一通孔和该多个第二通孔是铜柱。

根据本发明的一实施例，该半导体封装还包括填充层，该填充层设置在该半导体裸晶和该封装基板之间，以环绕该多个第一通孔和该多个第二通孔。

根据本发明的另一实施例，半导体封装包括封装基板和半导体裸晶，该封装基板具有第一表面和与该第一表面相对的第二表面；以及，该半导体裸晶装配在该封装基板的该第一表面上。该半导体裸晶包括在该半导体裸晶的活性表面上的多个第一凸块接垫和多个第二凸块接垫、在该多个第二凸块接垫上的多个通孔。该第一凸块接垫的接垫尺寸小于该第二凸块接垫的接垫尺寸。

根据本发明的另一实施例，半导体封装包括封装基板、第一半导体裸晶和第二半导体裸晶，该封装基板具有第一表面和与该第一表面相对的第二表面；该第一半导体裸晶装配在该封装基板的该第一表面上；以及，该第二半导体裸晶装配在该封装基板的该第一表面上。其中，该第一半导体裸晶包括在该第一半导体裸晶的活性表面上的多个第一凸块接垫和多个第二凸块接垫、在该多个第一凸块接垫上的多个第一通孔以及在该多个第二凸块接垫上的多个第二通孔。该第一通孔的直径小于该第二通孔的直径。