[发明专利]界定半导体结构的隔离区域的方法

说明书

提供用于界定半导体结构的隔离区域的方法。举例而言，本方法包括：提供具有凹口于其中的半导体结构；在该半导体结构中的该凹口内保形布置绝缘体层以部分填充该凹口；修改该绝缘体层的至少一种材料特性以在该凹口内获得致密化绝缘体层，其中，与该绝缘体层的厚度相比，该修改缩减该致密化绝缘体层的厚度；以及在该致密化绝缘体层上方于该凹口内沉积至少一个附加绝缘体层，其中，该凹口内的该致密化绝缘体层至少部分界定该半导体结构的隔离区域。

技术领域

本发明涉及一种界定半导体结构的隔离区域的方法。

背景技术

诸如集成电路的半导体装置典型地由半导体晶圆大批量制造。接着将半导体晶圆分切成个别晶粒、或微芯片，随后加以封装。举例而言，在集成电路制造期间，通过制造诸如深沟槽隔离区域及浅沟槽隔离区域的隔离区域，可将个别装置(如晶体管)彼此电性隔离。至少部分由于，举例而言，包括制造藉以在晶圆上形成电路结构的隔离区域在内的制造程序中的效能增强，因而造成对更小电路结构及更快装置效能的需求日益增加。

发明内容

在一项态样中，通过提供一种方法克服先前技术的缺点并提供附加优点，举例而言，该方法包括：提供具有凹口于其中的半导体结构；在该半导体结构中的该凹口内保形布置绝缘体层以部分填充该凹口；修改该绝缘体层的至少一种材料特性以在该凹口内获得致密化绝缘体层，其中，与该绝缘体层的厚度相比，该修改缩减该致密化绝缘体层的厚度；以及在该致密化绝缘体层上方于该凹口内沉积至少一个附加绝缘体层，其中，该凹口内的该致密化绝缘体层至少部分界定该半导体结构的隔离区域。

附加特征及优点通过本发明的技术来实现。本发明的其它具体实施例及态样于本文中详述，并且视为本发明的一部分。

附图说明

本发明的一或多项态样特别指出并且清楚地主张作为本说明书结论处权利要求书中的实施例。本发明的前述及其它目的、特征、以及优点经由下文的详细说明配合附图将显而易知，其中：

图1A根据本发明的一或多项态样，为半导体结构制造程序的一项具体实施例期间所获得的结构的截面立视图；

图1B根据本发明的一或多项态样，绘示衬底内形成一或多个凹口后的图1A的结构；

图1C根据本发明的一或多项态样，绘示具有已经布置用以部分填充凹口的绝缘体层的图1B的结构；

图1D根据本发明的一或多项态样，绘示以一或多个物种的气体团簇轰击绝缘体层以举例而言获得致密化绝缘体层后的图1C的结构；

图1E根据本发明的一或多项态样，绘示具有布置于致密化绝缘体层上方的第一附加绝缘体层的图1D的结构；

图1F根据本发明的一或多项态样，绘示以一或多个物种的气体团簇轰击第一附加绝缘体层以举例而言获得致密化第一附加绝缘体层后的图1E的结构；

图1G根据本发明的一或多项态样，绘示具有已布置于致密化第一附加绝缘体层上方的第二附加绝缘体层的图1F的结构；

图1H根据本发明的一或多项态样，绘示以一或多个物种的气体团簇轰击第二附加绝缘体层以举例而言获得致密化第二附加绝缘体层后的图1G的结构；

图1I根据本发明的一或多项态样，绘示平坦化致密化绝缘体层及一或多个致密化附加绝缘体层以至少部分界定半导体结构的隔离区域后的图1H的结构；

图1J根据本发明的一或多项态样，绘示具有已布置于致密化绝缘体层上方的附加绝缘体层的图1D的结构；以及

图1K根据本发明的一或多项态样，绘示平坦化致密化绝缘体层及附加绝缘体层以至少部分界定半导体结构的隔离区域后的图1J的结构。

附图标记说明：

100 结构