[发明专利]半导体装置

说明书

半导体装置包括：第一导电型第一主电极区；与第一主电极区接触的第一导电型漂移区；与漂移区接触的第一导电型第二主电极区；第二导电型阱区，设置在漂移区的表层部的一部分，并且基准电位施加到所述第二导电型阱区；以及第一导电性电位提取区，设置在阱区的表层部，并且基准电位施加到第一导电型电位提取区，其中，阱区用作对在电位提取区与漂移区之间流动的电流进行控制的基极区。因此，能够提供一种新型半导体装置，其能够抑制芯片尺寸的增大的同时具有高可靠性。

技术领域

本发明涉及一种半导体装置。具体来说，涉及一种设置有启动元件的半导体装置。

背景技术

已经公开了一种控制单独的高耐压开关晶体管的开关电源控制IC作为半导体装置，例如JP-A-2008-153636。当IC正在运行时，IC操控高耐压开关晶体管从而形成其自身的电源。然而，当IC启动时，必须从启动电路将启动电流提供到IC。启动电路通常被集成在与开关电源IC同一半导体基板中。利用这种结构，能够减少组件的数量并简化电源系统。

启动电流是通过对AC 100V至240V的输入AC信号进行整流所形成的电流。为了向启动电路提供启动电流，要求启动电路的上游常开型(normally-on type)启动元件的耐压不低于450V。常导通型启动元件与开关电源控制IC设置为单块电路，以被实施为横向型高耐压结型场效应晶体管(JFET)。根据JFET的电流驱动能力来确定开关电源设备的设计规格。

在开关电源控制IC中还要求进一步提高可靠性。对提高开关电源控制IC的可靠性来说，重要的是提高对JFET的静电放电(ESD)的击穿电阻(breakdown resistance)。然而，在这种开关电源控制IC中，电连接到JFET的漏区的在外部输入端子(键合衬垫)设置在JFET上。因此，难以形成与JFET并联的ESD保护元件。因为该原因，JFET自身不得不确保对ESD的击穿电阻。到目前为止，已使用这样的方法，在该方法中，增加JFET的平面尺寸并延长在平面图案的外部输入端子与FFET的源区之间的距离(即漏区的长度)，以提高对ESD的击穿电阻。然而，该方法使得芯片尺寸增大。因此，能够从一片半导体晶片得到的芯片的获得率下降从而导致成本上升。

发明内容

本发明的目的在于提供一种具有高可靠性的同时能够抑制芯片尺寸增大的新型半导体装置。

为实现上述目的，本发明提供一种具备以下结构的半导体装置，即包括：第一导电型第一主电极区；第一导电型漂移区，与第一主电极区接触；第一导电型第二主电极区，与漂移区的外周部接触；第二导电型阱区，设置在漂移区的表层部的一部分，并且基准电位施加到该第二导电型阱区；和第一导电型电位提取区，设置在阱区的表层部，并且基准电位施加到该第一导电型电位提取区，其中，阱区用作对在电位提取区与漂移区之间流动的电流进行控制的基极区。

另外，本发明的另一个结构为，提供一种半导体装置，包括：第一导电型第一主电极区；第一导电型漂移区，与第一主电极区接触；第一导电型第二主电极区，与漂移区接触；第二导电型阱区，设置在第二主电极区的表层部的一部分，并且基准电位施加到所述第二导电型阱区；和第一导电型电位提取区，设置在阱区的表层部，并且基准电位施加到所述第一导电型电位提取去，其中，阱区用作对在电位提取区与第二主电极区之间流动的电流进行控制的基极区。

根据本发明，能够提供一种具有高可靠性的同时能够抑制芯片尺寸增大的新型半导体装置。

附图说明

图1为示意性地示出本发明第一实施例的半导体装置的结构的的主要部分的俯视图；

图2为示出沿图1中的IIa-IIa线所截取的剖面结构的剖面图；

图3为示出沿图1中的IIb-IIb线所截取的剖面结构的剖面图；

图4为示出图2中的放大部分的主要部分放大剖面图；