[发明专利]一种减少厚膜电镀缺陷的方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种减少厚膜电镀缺陷的方法。

背景技术

在半导体铜(Cu)布线工艺中，为了进行铜薄膜的电镀，首先需要在阻挡层上沉积一层薄的铜籽晶层，然后再在Cu籽晶层上以电化学电镀(ECP)方法来生长出一层Cu薄膜层。

图1是半导体晶圆上的阻挡层、铜(Cu)籽晶层及Cu电镀薄膜的结构示意图；在实际生产中，半导体晶圆上往往包含有成千上万的元器件或多层结构，本发明为说明问题，只是举了带有一个介层洞的例子。请看图1所示，半导体晶圆的氧化硅层100上有一个介层洞110，首先通过物理气相沉积(PhysicalVaporDeposition，PVD)制程生长出阻挡层101，其成分比如是钽(Ta)；然后需要在阻挡层101上同样以PVD制程沉积一层薄的铜籽晶层102，一般约为100至150nm；最后再在Cu籽晶层102上以ECP(electrofillcopperplating，电化学电镀)方法来生长出期望厚度的Cu薄膜层103。

ECP方法在电镀厚膜的时候，常会采用两步电镀的方式，在实际生产中我们发现，分步电镀的方式经常会带来pits(凹陷、深坑)缺陷，这种缺陷可能会对产品的可靠性产生一定的影响。经过对产品参数的分析，发现这种缺陷和沟槽的深度及分步电镀的厚度有一定的关系。

因此需要通过改变两步电镀时厚度的分配比例，来克服由于分步电镀厚度不合理产生pits缺陷的问题，提高产品的可靠性。

发明内容

有鉴于此，本发明提出的一种减少厚膜电镀缺陷的方法，以解决现有技术中分步电镀时，由于分步电镀厚度不合理产生pits缺陷的问题。

为达到上述目的，本发明的技术方案是这样实现的：

一种减少厚膜电镀缺陷的方法，包括步骤：

步骤1：提供一种半导体晶圆；

步骤2：在所述半导体晶圆的表面，电镀上厚度大于0.2微米的第一铜膜层；

步骤3：对完成电镀的半导体晶圆进行清洗和干燥；

步骤4：将清洗和干燥后的半导体晶圆表面电镀上第二铜膜层；

其中，所述第一铜膜层的厚度占电镀在所述半导体晶圆上的铜膜层的总厚度的70％-90％。

上述的减少厚膜电镀缺陷的方法，其中，所述半导体晶圆已设置阻挡层和铜籽晶层。

上述的减少厚膜电镀缺陷的方法，其中，所述步骤3中，对所述半导体晶圆进行清洗和干燥时，不对半导体晶圆进行去边的制程。

上述的减少厚膜电镀缺陷的方法，其中，所述减少厚膜电镀缺陷的方法还包括：

步骤5：将电镀完第二铜膜层后的半导体晶圆进行洗边和退火制程。

本发明由于采用了上述技术，产生的积极效果是：

(1)本发明中采用两步电镀的方法，在步骤1中电镀的第一铜膜层厚度大于0.2微米，且第一铜膜层的厚度占电镀在所述半导体晶圆上的铜膜层的总厚度的70％-90％，使得本发明中分步电镀的铜膜层的厚度更合理。

(2)同时本法明在步骤3中，不对半导体晶圆进行去边的制程，以保证后续电镀制程可以顺利的进行。

附图说明

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是半导体晶圆上的阻挡层、铜籽晶层及Cu电镀薄膜的结构示意图；

图2为本发明减少厚膜电镀缺陷的方法实施例一的步骤示意图；

图3为本发明减少厚膜电镀缺陷的方法实施例二的步骤示意图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

实施例一

图2为本发明减少厚膜电镀缺陷的方法实施例一的步骤示意图，请参阅图2所示，一种减少厚膜电镀缺陷的方法，包括：

步骤1：提供一种已设置阻挡层和铜籽晶层半导体晶圆；

步骤2：在所述半导体晶圆表面电镀上第一铜膜层；

步骤3：对完成电镀的半导体晶圆进行清洗和干燥；

步骤4：将清洗和干燥后的半导体晶圆表面电镀上第二铜膜层。

本发明在上述基础上还具有如下实施方式：

其中，所述第一铜膜层的厚度大于第二铜膜层，且第一铜膜层的厚度占电镀在所述半导体晶圆上的铜膜层的总厚度的70％-90％。

本发明进一步的实施例中，所述第一铜膜层的厚度大于0.2微米。