[发明专利]比较器和放大器

说明书

本发明提供一种比较器，包括一差动对电路以及一电流控制电路。上述差动对电路包括第一比较器晶体管和第二比较器晶体管，用于根据一时钟信号比较一第一输入值和一第二输入值以产生一结果，其中上述结果表示上述第一输入值和第二输入值的一差值是否超出一内部偏移值。上述电流控制电路和上述差动对电路串联耦接，用于分别提供上述第一比较器晶体管和第二比较器晶体管的不同的电流抽取能力。本发明另提供一种放大器。本发明可避免进入饱和状态。

【技术领域】

本发明有关于一种电子电路，且特别有关于一种比较器和放大器的电子电路。

【背景技术】

电压比较器为一种用于比较第一输入电压和第二输入电压的装置，并且在输出端产生该比较结果的数字代表值，即二进制(binary)的1或0，用以表示较高的输入电压，也就是该两个输入电压的电压差值的极性。偏移比较器(offset comparator)具有内建的偏移电压临界值，使第一输入电压和第二输入电压的电压差值必须超出该偏移电压临界值才能让输出值切换到另一个二进制状态。

然而，偏移比较器的输入差动对的偏压情况会对内建偏移电压的偏压范围产生限制。通常当两个输入值的电压差值大于某个电压值时，偏移比较器很可能会进入饱和状态(saturation condition)，使该内建偏移对比较器的输出结果失去影响。

【发明内容】

有鉴于此，有必要提供一种比较器和一种相关的放大器。

本发明实施例揭露了一种比较器，包括一差动对电路以及一电流控制电路。上述差动对电路包括第一比较器晶体管和第二比较器晶体管，用于根据一时钟信号比较一第一输入值和一第二输入值以产生一结果，其中上述结果表示上述第一输入值和第二输入值的一差值是否超出一内部偏移值。上述电流控制电路和上述差动对电路串联耦接，用于分别提供上述第一比较器晶体管和第二比较器晶体管的不同的电流抽取能力。

本发明实施例更揭露了一种放大器，包括一差动对电路、一电流控制电路、一放大电路以及一重置电路。该差动对电路包括第一比较器晶体管和第二比较器晶体管，用于当一时钟信号在一第一逻辑电平时，比较一第一输入值和一第二输入值以产生一结果，其中上述结果表示上述第一输入值和第二输入值的一差值是否超出一内部偏移值。该电流控制电路分别提供上述第一比较器晶体管和第二比较器晶体管的不同的电流抽取能力。该放大电路放大从上述差动对电路产生的上述结果。该重置电路，当上述时钟信号在一第二逻辑电平时，将上述差动对电路内一参考电压点设定至一预定电压电平。

上述比较器及放大器可避免进入饱和状态。

【附图说明】

图1为显示本发明实施例中一种同步比较器1的电路图。

图2为显示本发明另一实施例中一种同步比较器2的电路图。

图3为显示本发明又一实施例中一种同步比较器4的电路图。

图4A为显示本发明再一实施例中一种同步比较器5的电路图。

图4B显示同步比较器5的输入电压差值(VIP-VIN)和抽取电流差值(IIP-IIN)之间的关系。

图5为显示本发明另一实施例中一种同步比较器6的电路图。

图6为显示本发明实施例中一种校正方法7的流程图。

图7为显示采用本发明实施例中同步比较器的一种6比特闪存的模数转换器8的方块图。

【具体实施方式】

实施例中的各元件的配置为说明之用，并非用以限制本发明。且实施例中图式标号的部分重复，是为了简化说明，并非意指不同实施例之间的关联性。