[发明专利]一种半导体器件及其制备方法、电子装置

说明书

本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干栅极叠层，所述栅极叠层包括依次层叠的浮栅、隔离层、控制栅和掩膜层；步骤S2：在所述半导体衬底和所述栅极叠层上依次形成第一间隙壁材料层和第二间隙壁材料层，以覆盖所述栅极叠层，其中所述第一间隙壁材料层选用氧化物；步骤S3：蚀刻所述第二间隙壁材料层，以露出所述半导体衬底上的以及所述掩膜层上部侧壁上的所述第一间隙壁材料层；步骤S4：蚀刻去除露出的所述第一间隙壁材料层，以在所述栅极叠层的侧壁上形成间隙壁；步骤S5：沉积停止层，以覆盖所述间隙壁以及所述掩膜层。所述方法进一步提高了NOR闪存的良率和性能。

技术领域

本发明涉及半导体器件，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。

背景技术

随着便携式电子设备的高速发展(比如移动电话、数码相机、MP3播放器以及PDA等)，对于数据存储的要求越来越高。非易失闪存由于具有断电情况下仍能保存数据的特点，成为这些设备中最主要的存储部件，其中，由于闪存(flash memory)可以达到很高的芯片存储密度，而且没有引入新的材料，制造工艺兼容，因此，可以更容易更可靠的集成到拥有数字和模拟电路中。

NOR和NAND是现在市场上两种主要的非易失闪存技术，NOR闪存(Flash)器件属于非易失闪存的一种，其特点是芯片内执行，这样应用程序可以直接在Flash闪存内运行，不必再把代码读到系统RAM(随机存储器)中，从而使其具有较高的传输效率。

对于NOR闪存来说，其中阈值电压应该保持稳定，其阈值电压取决于浮栅中的电子，通过栅极干扰测试发现，随着半导体器件尺寸的不断减小，NOR闪存的阈值电压稳定性变差，其原因可能是在形成栅极之间形成接触孔开口时对所述栅极上的间隙壁造成损坏，影响器件的性能，甚至使间隙壁失效。

因此，需要对目前所述器件及其制备方法作进一步的改进，以便消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，包括：

步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干栅极叠层，所述栅极叠层包括依次层叠的浮栅、隔离层、控制栅和掩膜层；

步骤S2：在所述半导体衬底和所述栅极叠层上依次形成第一间隙壁材料层和第二间隙壁材料层，以覆盖所述栅极叠层，其中所述第一间隙壁材料层选用氧化物；

步骤S3：蚀刻所述第二间隙壁材料层，以露出所述半导体衬底上的以及所述掩膜层上部侧壁上的所述第一间隙壁材料层；

步骤S4：蚀刻去除露出的所述第一间隙壁材料层，以在所述栅极叠层的侧壁上形成间隙壁；

步骤S5：沉积停止层，以覆盖所述间隙壁以及所述掩膜层。

可选地，所述第一间隙壁材料层与所述第二间隙壁材料层的蚀刻选择比大于3。

可选地，在所述步骤S3中，蚀刻所述第二间隙壁材料层之后，露出的所述掩膜层上部侧壁上的所述第一间隙壁材料层的高度为800～1500埃。

可选地，所述方法还进一步包括：

步骤S6：沉积层间介电层，以覆盖所述栅极叠层；

步骤S7：图案化所述层间介电层并以所述停止层为蚀刻停止层，以在所述栅极叠层之间形成接触孔开口。

可选地，在所述步骤S1中，在所述半导体衬底上还形成有栅极介电层，所述栅极叠层位于所述栅极介电层的上方。