[发明专利]静态随机存取存储器单元、静态随机存取存储器及电子装置

说明书

本发明提供一种静态随机取存储器(SRAM)单元及静态随机取存储器和电子装置，涉及半导体技术领域。该SRAM单元包括：交叉耦合的第一反相器和第二反相器，其中，所述第一反相器包括第一上拉晶体管和第一下拉晶体管，所述第二反相器包括第二上拉晶体管和第二下拉晶体管，所述第一反相器具有第一存储节点，所述第二反相器具有第二存储节点；接在读位线和低电平之间的读传输晶体管；所述读传输晶体管的栅极通过第三反相器与所述第一存储节点或第二存储节点相连，所述第三反相器包括读上拉晶体管和读下拉晶体管。该SRAM单元相比8T SRAM单元可以在静态总漏电流增加较小的前提下，显著增大读电流。该SRAM和电子装置具有本发明的SRAM单元，因而具有类似的优点。

技术领域

本发明涉及静态随机存取存储器，具体而言涉及一种具有读写分离的双端口静态随机存取存储器单元以及静态随机存取存储器和电子装置。

背景技术

半导体储存器器件包括静态随机存取存储器(即，SRAM)和动态随机存取存储器(即，DRAM)。其中SRAM单元为双稳态，这意味着只要为其提供足够的电源，它就能够一直维持自身的状态。SRAM能够在较高速和较低功耗的状态中工作，因此计算机的高速缓冲存储器(cache)全部采用SRAM。SRAM其它的应用还包括嵌入式存储器和网络设备存储器。

SRAM在要求高速度、低功耗等的集成电路中得到了广泛应用，对于各种不同的应用要求，人们开发出了各种结构的SRAM，比如常规的6T SRAM(即，一个SRAM存储单元包括六个金属氧化物半导体MOS晶体管，被称为6T SRAM)，其为单端口读写混用的SRAM结构，对于这种结构的SRAM，由于读写共用一个端口，因此进行读操作时可能会对内部存储数据造成干扰，比如产生误翻转，并且读写裕度(margin)无法单独增加，因而需要读写裕度之间取舍。

为了克服上述问题，现有技术提出了读写分离的双端口SRAM结构单元。图1所示即是一种常规的读写分离的双端口8T SRAM，其包括8个MOS晶体管，其中6个MOS管用于写入，具体地，第一上拉PMOS管PU1和第一下拉NMOS管PD1构成的第一反相器，第二上拉PMOS管PU2和第二下拉NMOS管PD2构成的第二反相器，两反相器耦接形成接在电源和地之间的锁存电路，即一个反相器的输入与另一个反相器的输出相连。第一反相器的输出作为第一存储节点A，第二反相器的输出作为第二存储节点B，当下拉一个存储节点至低电平时，则另一个存储节点被上拉至高电平。互补写位线对WBL和WBLB分别通过第一传输晶体管PG1和第二传输晶体管PG2耦合至第一存储节点A和第二存储节点B。写字线WWL与传输晶体管PG1和PG2的栅极相连。当将写字线WWL电平切换到系统高电平或Vdd时，传输晶体管PG1和PG2被开启以允许分别通过写位线对WBL和WBLB对第一存储节点A和第二存储节点B进行写入。此外，读位线RBL通过读传输晶体管RPG与读下拉NMOS管RPD接地，读下拉NMOS管RPD的栅极与第二存储节点连接，读字线RWL与读传输晶体管RPG栅极连接，当将读写字线RWL电平切换到系统高电平或Vdd时，读传输晶体管RPG打开(针对读传输晶体管RPG为NMOS管)，若第二存储结点B为1，读取位线RBL通过读传输晶体管RPG对读下拉NMOS管RPD放电，读出与第二存储结点B相反的信号，若第二存储结点B为0，读下拉NMOS管RPD不导通，读位线RBL不发生变化，仍读出与第二存储结点B相反的信号。

这种8T SRAM由于增加了读传输晶体管RPG和读下拉NMOS管RPD作为读取端口，使得读写操作分离，在进行读操作时不会发生对内部存储节点的干扰，并且读写裕度(margin)可以通过调整各自对应的晶体管分别单独增加。

上述8T SRAM虽然克服了前述问题，但由于读电流路径上包括两个串联的器件(RPG和RPD)，读电流较小，无法满足需求，为了增大读电流，读传输晶体管RPG和读下拉NMOS管RPD设计为双鳍(fins)器件，这无疑增加了工艺难度和复杂性以及成本。如图2所示，其为图1所示8T SRAM的电路版图示意图，从图2中可以看出读传输晶体管RPG和读下拉NMOS管RPD包含两个鳍片20。