[发明专利]一种半导体器件和电子装置

说明书

本发明提供一种半导体器件和电子装置，涉及半导体技术领域。包括：基底，基底包括第一表面以及与第一表面相对的第二表面；层间介电层，形成于基底的第一表面上；金属互连结构，形成于层间介电层中；焊盘，焊盘连接金属互连结构的底部金属层；静电放电保护元件，其位于焊盘的下方、基底的第一表面上；硅通孔，硅通孔位于所述底部金属层的下方，其与所述底部金属层相连接，并穿过静电放电保护元件将所述焊盘与所述静电放电保护元件电连接，且所述硅通孔的另一端从所述基底的所述第二表面露出。根据本发明的半导体器件，其通过贯穿基底的通孔将ESD保护元件直接与焊盘相连接，而不需增加其它另外的通孔，因而避免了对焊盘下方有源区的消耗。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件和电子装置。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点。然而，这种进步趋势对终端产品的可靠性会产生不利的影响：在半导体技术领域中，静电放电(ESD)现象是对集成电路的一大威胁，其能够击穿集成电路和半导体元件，促使元件老化，降低生产成品率。因此，ESD防护器件被视为半导体器件中的不可或缺的元件之一。

如图1所示，对于用于焊盘(PAD)静电防护的ESD，一般将ESD放置在PAD周围或下方。通过金属互连结构连接到PAD上。对于晶圆级封装(wafer level packaging，WLSIP)，需要在晶圆背部开通孔101到金属层M1接PAD。这样PAD下方的AA区域用于制作通孔101而被消耗掉，对于器件的性能造成负面影响。

因此，有必要提出一种新的半导体器件，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供一种半导体器件，包括：

基底，所述基底包括第一表面以及与所述第一表面相对的第二表面；

层间介电层，形成于所述基底的所述第一表面上；

金属互连结构，形成于所述层间介电层中；

焊盘，所述焊盘连接所述金属互连结构的底部金属层；

静电放电保护元件，其位于所述焊盘的下方、所述基底的第一表面上；

硅通孔，所述硅通孔位于所述底部金属层的下方，其与所述底部金属层相连接，并穿过所述静电放电保护元件将所述焊盘与所述静电放电保护元件电连接，且所述硅通孔的另一端从所述基底的所述第二表面露出。

进一步，在所述的基底的第一表面上还形成有多个CMOS晶体管。

进一步，在所述层间介电层中还形成有分别与所述多个CMOS晶体管相连的多个金属互连结构。

进一步，在所述基底的所述第二表面上还形成有钝化层，其中，所述钝化层覆盖所述硅通孔的所述另一端。

进一步，所述钝化层的材料包括氧化铝。

进一步，所述硅通孔的材料选自钨、铜、铝、银、锡和金中的一种或几种。

进一步，所述静电放电保护元件为二极管。

进一步，所述金属互连结构包括若干层金属层以及连接若干层金属层的金属通孔。

本发明实施例二还提供一种电子装置，其包括前述的半导体器件。