[发明专利]用于低温覆晶接合的接合垫结构

说明书

本发明涉及一种用于低温覆晶接合的接合垫结构，其中揭露用于制备三维集成化半导体元件的方法及所造成的元件。实施例包含分别地形成第一及第二接合垫于第一及第二半导体元件上，该第一及第二接合垫的每一个具有多个金属区段，该第一接合垫的该金属区段具有不同于该第二接合垫的该金属区段的配置或者具有与该第二接合垫的该金属区段的配置相同但是相对于该第二接合垫而旋转的配置；以及通过该第一及第二接合垫将该第一及第二半导体元件接合在一起。

技术领域

本发明披露涉及三维(3D)集成化半导体元件的制作。尤其，本发明披露涉及用于低温覆晶接合的接合垫结构。

背景技术

用于集成电路(IC)及微机电系统(MEMS,microelectro-mechanical systems)的其中一项新兴的芯片架构/技术是以将半导体元件与预先制作的组件接合一起为基础的三维集成化。例如，覆晶芯片是一种通过翻转其中一个该元件以便该元件的上侧朝下、对准该接合垫以与该其它元件的接合垫匹配及将元件接合在一起的用于互连半导体元件的方法。在覆晶、对准及接合前，导孔及接合垫被图案化在预先加工的晶圆上并且以铜镶嵌工艺(copper damascene process)而填入。具体而言，介电层，例如诸如二氧化硅(SiO₂,silicon dioxide)、氮化硅(Si₃N₄,silicon nitride)及/或碳化硅(SiC,silicon carbide)的低温非有机介电物是形成于该晶圆上并且经蚀刻以形成导孔。接着，铜是通过铜的电镀(plating)或化学气相沉积(CVD,chemical vapor deposition)而沉积。由于铜在介电物中快速扩散，所以在铜沉积前，诸如TiN的阻障层会被沉积做为衬垫。接着移除过多的铜并且该铜的表面及介电层通过化学机械抛光(CMP,chemical-mechanical polishing)而平坦化。该预先加工的晶圆经由对准并且在室温或接近室温下使用与后段工艺(BEOL，back-end-of-the-line)晶圆相容的化学或等离子活化熔融接合工艺而接合一起。当该介电层的表面为实体上接合一起时，该平坦的铜层达到接触，并且在退火后，在该元件间的互连是通过在用于结构集成化及内部晶圆电性互连两者的接合垫内的铜对铜接合而形成。

如同在图1A及图1B中所显示，当受到化学机械抛光时，具有介电层103及铜接合垫105的硅元件(不论是晶圆或晶粒)101通常会造成该接合垫的碟状(dishing)107。当两个平坦化的硅元件101结合、对准及接合一起时，碟状会导致该铜互连件内有空隙109。由于甚至低于该介电物表面几纳米的碟状可能使得结合无法成功形成，所以该接合垫的碟状需要受到控制或最小化。(在图1A及图1B中，顶部及底部晶粒为了说明便利性仅显示在后段工艺堆迭中的顶部接合垫。在该后段工艺堆迭中可以具有多重的金属/介电层。)

因此该领域存在着使三维集成化集成电路及微机电系统的制作在该接合垫处能够具有受到控制及/或降低碟状的需求。

发明内容

本发明披露的实施方案涉及用于制作三维集成化半导体元件的方法，其中，通过将接合垫与不同配置或旋转配置的金属区段结合可以避免或最小化在化学机械抛光后接合垫表面的碟状的效应以及在结合的半导体元件间所造成的空隙。

另一实施方案涉及具有与不同配置或旋转配置的金属区段结合的接合垫的元件。

本发明披露的又一实施方案及其它特征将于说明中提出，该说明将依循并且当通过下文的检视后在某种程度上对于一般本领域技术人员将是显而易见的或者由本发明披露的实施而知悉。本发明披露的优点当经由该附加的权利要求书明确提出后可以了解及获得。