[发明专利]用于多层次异构结构的可重构处理器的并行处理方法在审
申请号: | 201510673764.1 | 申请日: | 2015-10-16 |
公开(公告)号: | CN105302525A | 公开(公告)日: | 2016-02-03 |
发明(设计)人: | 刘毅超;赵仲元;绳伟光;何卫锋 | 申请(专利权)人: | 上海交通大学 |
主分类号: | G06F9/38 | 分类号: | G06F9/38 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅 |
地址: | 200240 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 多层次 结构 可重构 处理器 并行 处理 方法 | ||
1.一种用于多层次异构结构的可重构处理器的并行处理方法,包括如下步骤:
步骤一,获取类汇编的代码中间表示IR,并进行指令提取
步骤二,对提取出的指令进行分析,根据数据流构建指令依赖图;
步骤三,计算迭代间隔,该迭代间隔指单个PE重复执行两条相同指令之间所间隔的时钟周期;
步骤四,构建CONFIGIR配置信息,该CONFIGIR配置信息包含执行配置包的可重构运算阵列编号、配置包长度及各条配置信息中的操作指令;
步骤五,获取访存信息;
步骤六,对CONFIGIR配置信息二进制映射。
2.如权利要求1所述的一种用于多层次异构结构的可重构处理器的并行处理方法,其特征在于:于步骤一中,指令提取为分析该IR并提取出真正需要映射的指令,包括访存的LOAD/STORE,以及在高级语言源代码中的各类算术运算、逻辑运算。
3.如权利要求1所述的一种用于多层次异构结构的可重构处理器的并行处理方法,其特征在于:于步骤三中,所述迭代间隔指单个基本运算单元重复执行两条相同指令之间所间隔的时钟周期,所述迭代间隔越小表征着代码的并行度越高。
4.如权利要求3所述的一种用于多层次异构结构的可重构处理器的并行处理方法,其特征在于:该迭代间隔的计算不仅要考虑代码间的数据依赖,还要考虑硬件架构中基本运算单元的数量。
5.如权利要求1所述的一种用于多层次异构结构的可重构处理器的并行处理方法,其特征在于:于步骤四中,每条配置信息包含至少8个数据域,其中INPUT1、INPUT2和OUTPUT分别储存两个输入操作数和输出操作数;OPCODE表征运算种类,为加减乘等算术运算或逻辑运算和访存运算;ITERATION域储存迭代次数,剩下的三个ITERATION域储存操作数在每次迭代时在共享存储器中的地址增量。
6.如权利要求5所述的一种用于多层次异构结构的可重构处理器的并行处理方法,其特征在于:如果涉及到选择、移位操作,数据域进行相应扩展。
7.如权利要求1所述的一种用于多层次异构结构的可重构处理器的并行处理方法,其特征在于:所述CONFIGIR配置信息中每条配置信息在构建时,不会填入所有的信息,其中每个操作数的初始地址信息为缺省值。
8.如权利要求7所述的一种用于多层次异构结构的可重构处理器的并行处理方法,其特征在于:于步骤五中,引入空函数的方法,将地址从IR外部获取后,于IR中添加一个空函数,以函数参数传递的方式将地址信息读入到IR中。
9.如权利要求8所述的一种用于多层次异构结构的可重构处理器的并行处理方法,其特征在于:访存信息的获取还包括迭代增量的计算。
10.如权利要求1所述的一种用于多层次异构结构的可重构处理器的并行处理方法,其特征在于:于步骤六中,在所述CONFIGIR配置信息构建完毕后,调用相关的规则将其翻译成二进制机器代码。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海交通大学,未经上海交通大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510673764.1/1.html,转载请声明来源钻瓜专利网。