[发明专利]用于多层次异构结构的可重构处理器的并行处理方法

说明书

技术领域

本发明涉及可重构计算领域，特别是涉及一种用于多层次异构结构的可重构处理器的并行处理方法。

背景技术

可重构处理器是为了满足信息时代人们对计算速度和计算通用性需求的重要产物，它兼备了通用处理器和专用集成电路的优势。典型的粗粒度可重构处理器由主控制器、主存DDR和可重构处理单元(RPU)构成，各个部分之间的数据传输通过总线实现。主控制器用来运行操作系统，负责整个系统资源的调度。当一个计算任务在可重构处理器上运行时，编译器会将任务代码进行软硬件划分。软硬件划分是指将程序代码划分成在通用处理器上运行的串行代码(软件部分)与在RPU上运行的代码(硬件部分)。划分出来的串行代码通过普通的编译器便可以将其编译成可执行代码。而另一部分则要经过另外的特殊的编译流程之后生成RPU上相应的配置信息。RPU通常包含若干个可重构阵列(PEA)，每个阵列包含方阵形式排列的基本处理单元(PE)，每一个PE可执行字级的算术或者逻辑操作，PE之间可经由route互相通信。PEA中配置信息的生成方法则是可重构计算编译器研究的重点。

针对如何高效快速的完成软硬件划分及生成配置信息，使得计算密集型任务在可重构处理器上运行的时间大大缩短，国内外编译器领域已经有较为成熟的流程。然而这些编译流程面向的可重构处理器都是两层异构结构，并行语言的扩展也相对复杂

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种用于多层次异构结构的可重构处理器的并行处理方法，开发了一套用于多层次异构结构的可重构架构编译器后端处理方案，以生成并行任务在此种架构下运行的配置信息。

为达上述及其它目的，本发明提出一种用于多层次异构结构的可重构处理器的并行处理方法，包括如下步骤：

步骤一，获取类汇编的代码中间表示IR，并进行指令提取

步骤二，对提取出的指令进行分析，根据数据流构建指令依赖图；

步骤三，计算迭代间隔，该迭代间隔指单个PE重复执行两条相同指令之间所间隔的时钟周期；

步骤四，构建CONFIGIR配置信息，该CONFIGIR配置信息包含执行配置包的可重构运算阵列编号、配置包长度及各条配置信息中的操作指令；

步骤五，获取访存信息；

步骤六，对CONFIGIR配置信息二进制映射。

进一步地，于步骤一中，指令提取为分析该IR并提取出真正需要映射的指令，包括访存的LOAD/STORE，以及在高级语言源代码中的各类算术运算、逻辑运算。

进一步地，于步骤三中，所述迭代间隔指单个PE重复执行两条相同指令之间所间隔的时钟周期，所述迭代间隔越小表征着代码的并行度越高。

进一步地，该迭代间隔的计算不仅要考虑代码间的数据依赖，还要考虑硬件架构中基本运算单元的数量。

进一步地，于步骤四中，每条配置信息包含至少8个数据域，其中INPUT1、INPUT2和OUTPUT分别储存两个输入操作数和输出操作数；OPCODE表征运算种类，为加减乘等算术运算或逻辑运算和访存运算；ITERATION域储存迭代次数，剩下的三个ITERATION域储存操作数在每次迭代时在共享存储器中的地址增量。

进一步地，如果涉及到选择、移位操作，数据域进行相应扩展。

进一步地，所述CONFIGIR配置信息中每条配置信息在构建时，不会填入所有的信息，其中每个操作数的初始地址信息为缺省值。

进一步地，于步骤五中，引入空函数的方法，将地址从IR外部获取后，于IR中添加一个空函数，以函数参数传递的方式将地址信息读入到IR中。

进一步地，访存信息的获取还包括迭代增量的计算。

进一步地，于步骤六中，在所述CONFIGIR配置信息构建完毕后，调用相关的规则将其翻译成二进制机器代码。

与现有技术相比，本发明一种用于多层次异构结构的可重构处理器的并行处理方法实现了面向一种面向的三层异构可重构处理器架构，并开发了一套用于多层次异构结构的可重构架构编译器后端处理方案，以生成并行任务在此种架构下运行的配置信息。

附图说明

图1为本发明所应用之用于多层次异构结构的可重构处理器的架构示意图；

图2为本发明一种用于多层次异构结构的可重构处理器的并行处理方法的步骤流程图；

图3为本发明较佳实施例中CONFIGIR中每条指令的基本字段结构图；