[发明专利]一种半导体器件及其制造方法和电子装置

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。

背景技术

在CMOS器件中集成信号线不是纯粹由金属屏蔽，因此信号会受到相邻线的影响。CMOS工艺后端金属和通孔工艺成熟，金属线是由介电层完全隔离，而不是由金属完全屏蔽，因此，直流(DC)信号可以被隔离，但是不能完全隔离交流(AC)信号。

因此，有必要提出一种新的半导体器件及其制造方法，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供一种半导体器件，包括：

半导体衬底，在所述半导体衬底上形成的器件层；

在所述器件层上形成的信号线；

以及在所述信号线上方形成的金属屏蔽层。

进一步，在所述器件层上以及所述信号线下方还形成有第一金属层。

进一步，在所述信号线的两侧还形成有第二金属层，其中，所述第二金属层位于所述金属屏蔽层下方和所述第一金属层的上方，所述第二金属层和所述第一金属层通过若干第一通孔相连接。

进一步，所述第二金属层和所述金属屏蔽层通过若干第二通孔相连接。

进一步，所述第二金属层以及所述信号线和所述金属屏蔽层之间、所述第二金属层以及所述信号线和所述第一金属层之间均形成有层间介电层。

进一步，所述金属屏蔽层接地。

进一步，所述金属屏蔽层的材料选自钨、铜、铝、银、锡和金中的一种或几种。

本发明实施例二还提供一种半导体器件的制造方法，包括：

步骤S1：提供半导体衬底，在所述半导体衬底上形成有器件层，在所述器件层上形成有第一层间介电层；

步骤S2：在所述第一层间介电层上形成第一金属层；

步骤S3：在所述第一金属层上形成第二层间介电层，并形成贯穿所述第二层间介电层的若干第一通孔；

步骤S4：在所述第二层间介电层上形成信号线以及位于所述信号线两侧的第二金属层，其中，所述第一金属层和所述第二金属层通过所述第一通孔相连接；

步骤S5：沉积形成第三层间介电层以覆盖所述信号线和所述第二金属层，并形成贯穿所述第三层间介电层与所述第二金属层相连接的若干第二通孔；

步骤S6：在所述第三层间介电层和所述第二通孔上形成金属屏蔽层。

进一步，所述金属屏蔽层的材料选自钨、铜、铝、银、锡和金中的一种或几种。

进一步，所述金属屏蔽层接地。

本发明实施例三提供一种电子装置，其包括前述的半导体器件。

根据本发明的半导体器件结构，形成在信号线上的金属屏蔽层可以对关键的信号线起到屏蔽作用，使其免于受到相邻线产生的噪声的影响，进而提高了器件的性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了本发明实施例一中的半导体器件的剖面示意图；

图2A-2E示出了本发明一实施例中的半导体器件的俯视图；

图2F示出了沿图2E中剖面线AA’所获得半导体器件的剖面示意图；

图3示出了根据本发明一实施例中的半导体器件的制造方法的示意性流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。