[发明专利]一种半导体器件及其制备方法、电子装置

说明书

本发明涉及一种半导体器件及其制备方法、电子装置，所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的虚拟栅极氧化物层和虚拟栅极，在所述半导体衬底上还形成有填充相邻所述虚拟栅极之间间隙的层间介电层；步骤S2：去除所述虚拟栅极和所述虚拟栅极氧化物层，以形成虚拟开口，露出所述半导体衬底；步骤S3：将露出的所述半导体衬底进行化学氧化，以形成界面层；步骤S4：在所述层间介电层、所述虚拟开口的表面和所述界面层上形成高K介电层和覆盖层；步骤S5：在含氧气氛下低温退火，以钝化所述界面层中的氧空位；步骤S6：在所述覆盖层上形成阻挡层；步骤S7：执行高温退火工艺，以使所述界面层致密化。

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。

背景技术

集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到22nm或以下时，来自制造和设计方面的挑战已经导致了三维设计如鳍片场效应晶体管(FinFET)的发展。

相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。

随着器件尺寸的不断缩小，其中所述高K金属栅极的制备工艺中，等效氧化层厚度(equipment oxide thickness，EOT)在半导体器件中是必须的，以保持器件静电的完整性。Hf基高K介电材料/金属栅极叠层CMOSFETs器件中相对于常规SiON介电层由于更小的栅极泄露，具有更好的EOT尺寸。但是，HfSiO₂中的氧空位缺陷(oxygen vacancy defects)则会降低NMOS的正偏压温度不稳定性(Positive Bias Temperature Instability，PBTI)性能。

因此通常在高K工艺中需要进行氧空位的钝化工艺，但是在钝化过程中过多的氧会造成栅极叠层中的介电层再次生长，使器件的性能降低。

此外，还需要进行高温退火工艺，以提高所述介面层、介电层的密度，改善界面性能，以提高器件的TDDB/NBTI的可靠性。但是氧化形成的Si-O很弱，在高温以及低氮环境下很容易引起分解，使器件性能降低。

因此，目前所述方法存在上述诸多弊端，需要对所述方法进行改进，以便消除所述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：

步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的虚拟栅极氧化物层和虚拟栅极，在所述半导体衬底上还形成有填充相邻所述虚拟栅极之间间隙的层间介电层；

步骤S2：去除所述虚拟栅极和所述虚拟栅极氧化物层，以形成虚拟开口，露出所述半导体衬底；

步骤S3：将露出的所述半导体衬底进行化学氧化，以形成界面层；

步骤S4：在所述层间介电层、所述虚拟开口的表面和所述界面层上形成高K介电层和覆盖层；

步骤S5：在含氧气氛下低温退火，以钝化所述界面层中的氧空位；

步骤S6：在所述覆盖层上形成阻挡层，以覆盖所述覆盖层；

步骤S7：执行高温退火工艺，以使所述界面层致密化。