[发明专利]一种半导体器件及其制备方法、电子装置

说明书

本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，所述半导体衬底包括核心区和输入输出区，其中，在所述核心区和所述输入输出区上均形成有若干鳍片；步骤S2：在所述输入输出区上的所述半导体衬底上以及所述鳍片底部的侧壁上形成衬垫层；步骤S3：在所述核心区的半导体衬底上、所述鳍片的表面上以及所述输入输出区中的所述衬垫层上和所述鳍片顶部的表面上依次形成含硼材料层和覆盖层；步骤S4：在所述覆盖层上形成隔离材料层至所述衬垫层顶部或以上，以部分覆盖所述鳍片；步骤S5：去除露出的所述鳍片上的所述含硼材料层和所述覆盖层；步骤S6：执行退火步骤，以使所述含硼材料中的硼扩散至沟道停止区域中。

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。

背景技术

集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到22nm或以下时，来自制造和设计方面的挑战已经促进了三维设计如鳍片场效应晶体管(FinFET)的发展。

相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。

其中，在FinFET器件中需要进行沟道停止离子注入，以控制鳍片底部的的源漏由于部分耗尽造成的穿通，此外，沟道停止离子注入过程中造成的损坏的控制成为主要的问题，其中，穿通离子注入掺杂(punch through imp doping)将扩散至FINFET器件的沟道，其将降低由随机掺杂涨落(Random Doping Fluctuation，RDF)引起的失配性能。

其中NMOS穿通比PMOS要严重，这主要是由于NMOS穿通是用B或BF₂，而PMOS是用AS；B离子是比较容易损失(LOSS)的。

固体源漏掺杂的方法可以用于掺杂沟道底部，通过所述方法向上扩散至沟道和离子注入损坏均可以得到很好的控制，但是在所述方法中存在其他的问题，其中，FinFET器件通常包括核心区和输入输出区，核心区需要更多的沟道停止离子注入以减小由于短沟道效应引起的源漏穿通，但是核心区的沟道停止离子注入对于输入输出区来说则离子注入太多。

因此需要对目前所述半导体器件的制备方法进行改进，以消除所述问题，提供半导体器件的性能和良率。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：

步骤S1：提供半导体衬底，所述半导体衬底包括核心区和输入输出区，其中，在所述核心区和所述输入输出区上均形成有若干鳍片；

步骤S2：在所述输入输出区上的所述半导体衬底上以及所述鳍片底部的侧壁上形成衬垫层；

步骤S3：在所述核心区的所述半导体衬底上、所述鳍片的表面上以及所述输入输出区中的所述衬垫层上和所述鳍片顶部的表面上依次形成含硼材料层和覆盖层；

步骤S4：在所述覆盖层上形成隔离材料层至所述衬垫层顶部或以上，以部分覆盖所述鳍片，形成目标高度的鳍片；

步骤S5：去除露出的所述鳍片上的所述含硼材料层和所述覆盖层，以露出所述鳍片；

步骤S6：执行退火步骤，以使所述含硼材料中的硼扩散至沟道停止区域中。

可选地，所述步骤S2包括：