[发明专利]具有应力体的半导体器件

权利要求书

1.一种半导体器件，包括：

基板，包括第一沟槽、第二沟槽以及限定在所述第一和第二沟槽之间的沟道区，其中所述第一和第二沟槽彼此间隔开；

设置在所述沟道区上的栅介电层；

设置在所述栅介电层上的栅电极；和

应力体，包括形成在所述第一沟槽和第二沟槽中的多个半导体层以及形成在所述半导体层之间的多个夹层，

其中所述第一沟槽和第二沟槽的侧壁是V形，

其中所述多个夹层的每个包括不同于其下方的所述半导体层的元素，

其中所述多个夹层的每个包括赝晶单层、赝晶多层、赝晶点状结构、或其组合，具有不同于所述半导体层的带隙，使得所述夹层配置为防止在所述半导体层中的裂纹。

2.如权利要求1所述的半导体器件，

其中所述栅介电层与所述栅电极的底部或侧壁接触，以及

所述栅介电层的上端形成在比所述栅电极的中心高的水平。

3.如权利要求1所述的半导体器件，其中所述夹层包括SiN、SiO、CN、SiCN、GaN、AlN、InN、GaAs、SiC、Ge、Si、Si/Ge超晶格或其组合。

4.如权利要求1所述的半导体器件，

其中所述应力体的所述多个半导体层包括第一、第二和第三半导体层，

其中所述应力体的所述多个夹层包括第一和第二夹层，

其中所述第一半导体层与所述第一沟槽的侧壁和所述第二沟槽的侧壁接触，

其中所述第一夹层设置在所述第一半导体层上，

其中所述第二半导体层设置在所述第一夹层上，

其中所述第二夹层设置在所述第二半导体层上，以及

其中所述第三半导体层设置在所述第二夹层上。

5.如权利要求4所述的半导体器件，其中所述第一半导体层和第一夹层的侧壁是V形。

6.如权利要求4所述的半导体器件，其中所述第一夹层比所述第一半导体层薄。

7.如权利要求4所述的半导体器件，其中所述第一夹层具有在0.1nm至10nm范围内的厚度。

8.如权利要求4所述的半导体器件，其中所述第二半导体层比所述第一半导体层厚。

9.如权利要求4所述的半导体器件，其中所述多个半导体层包括SiGe，以及

Ge在所述多个半导体层中的含量在20％至80％的范围内。

10.如权利要求9所述的半导体器件，其中Ge在所述第二半导体层中的含量比Ge在所述第一半导体层中的含量高。

11.如权利要求1所述的半导体器件，还包括：

盖层，形成在所述应力体上并形成在比所述沟道区高的水平处。

12.如权利要求11所述的半导体器件，其中所述盖层的下端形成在比所述应力体的上端高的水平处。

13.如权利要求11所述的半导体器件，其中所述盖层包括金属硅化物、Si或其组合。

14.如权利要求11所述的半导体器件，还包括：

第一间隔物，形成在所述栅电极的侧表面上；以及

第二间隔物，设置在所述第一间隔物上，

其中所述第二间隔物与所述盖层的上表面接触。