[发明专利]半导体结构的形成方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件。鳍式场效应晶体管的结构包括：位于半导体基底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。

然而，随着半导体器件的尺寸不断缩小，鳍式场效应晶体管的制造工艺受到了挑战，难以保证鳍式场效应晶体管的性能稳定。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，以改善半导体结构构成的半导体器件的可靠性。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供基底，所述基底包括相邻的NMOS区域和PMOS区域；

向所述NMOS区域的基底内注入第一防穿通离子，在所述NMOS区域的基底内形成第一注入层；

刻蚀所述基底形成多个鳍部，包括位于NMOS区域的第一鳍部，所述第一 鳍部之间的基底表面低于所述第一注入层，位于所述第一鳍部中剩余的第一注入层构成第一防穿通层；

在所述第一鳍部之间形成隔离结构，所述隔离结构的表面高于所述第一防穿通层的顶部；

进行退火工艺，以激活所述第一防穿通层。

可选的，向所述NMOS区域的基底内注入第一防穿通离子的步骤包括：所述第一防穿通离子为P型离子，包括氟离子或二氟化硼。

可选的，进行退火工艺的步骤之后，所述第一防穿通层中第一防穿通离子的掺杂浓度在1.0E18atom/cm3到5.0E19atom/cm3范围内。

可选的，刻蚀所述基底形成多个鳍部的步骤包括：多个所述鳍部还包括位于PMOS区域的第二鳍部；在所述第一鳍部之间形成隔离结构的步骤还包括：在所述第二鳍部之间形成隔离结构。

可选的，提供基底的步骤之后，刻蚀所述基底的步骤之前，所述形成方法还包括：向所述PMOS区域的基底内注入第二防穿通离子，在所述PMOS区域的基底内形成的第二注入层；刻蚀所述基底形成多个鳍部的步骤包括：所述第二鳍部之间的基底表面低于所述第二注入层，位于所述第二鳍部中剩余的第二注入层构成第二防穿通层；在所述第二鳍部之间形成隔离结构的步骤包括：所述隔离结构的表面高于所述第二防穿通层顶部；进行退火工艺的步骤包括：所述退火工艺还用于激活所述第二防穿通层。

可选的，在所述第二鳍部之间形成隔离结构的步骤之后，进行退火工艺的步骤之前，所述形成方法还包括：向所述PMOS区域的隔离结构内注入第二防穿通离子，并使所述第二防穿通离子扩散进入所述第二鳍部，形成位于第二鳍部内的第二防穿通层；进行退火工艺的步骤包括：所述退火工艺还用于激活所述第二防穿通层。

可选的，向所述PMOS区域的隔离结构内注入第二防穿通离子的步骤包括：采用侧向扩散注入工艺向所述PMOS区域的隔离结构内注入第二防穿通离子。

可选的，进行退火工艺的步骤之后，所述第二防穿通层中第二防穿通离子的掺杂浓度在1.0E18atom/cm3到5.0E19atom/cm3范围内。

可选的，所述第二防穿通离子为N型离子，包括砷离子。

可选的，形成隔离结构的步骤之后，进行退火工艺的步骤之前，所述形成方法还包括：向所述NMOS区域的隔离结构内注入防扩散离子，并使所述防扩散离子进入所述第一防穿通层，以防止所述第一防穿通离子扩散。

可选的，向所述NMOS区域的隔离结构内注入防扩散离子的步骤包括：所述防扩散离子包括碳离子和氮离子。

可选的，向所述NMOS区域的隔离结构内注入防扩散离子的步骤包括：采用复合离子注入工艺向所述NMOS区域的隔离结构内注入防扩散离子。

可选的，向所述NMOS区域的隔离结构内注入防扩散离子的步骤还包括：采用侧向扩散注入工艺向所述NMOS区域的隔离结构内注入防扩散离子。