[发明专利]半导体装置的输入/输出电路和方法及具有其的系统

说明书

本发明提供一种半导体装置的输入/输出电路和输入/输出方法以及具有其的系统，所述系统包括：控制器，所述控制器能够以第一速度以及比第一速度慢的第二速度之一来工作；半导体存储装置，所述半导体存储装置以第一速度来工作；以及输入/输出装置，所述输入/输出装置连接在半导体存储装置与控制器之间，并被配置为控制所述控制器与半导体存储装置之间的信号的输入/输出，其中输入/输出装置在与半导体存储装置和以第一速度来工作的控制器之间的信号的输入/输出相对应的正常模式中工作，以及在与半导体存储装置和以第二速度来工作的控制器之间的信号的输入/输出相对应的测试模式中工作。

本申请是申请日为2011年02月25日、申请号为201110045833.6的中国专利申请的分案申请。

相关申请的交叉引用

本申请根据35U.S.C.§119(a)要求于2010年10月29日向韩国知识产权局提交的韩国专利申请No.10-2010-0106862的优先权，其全部内容通过引用合并于此。

技术领域

本发明的各个实施例涉及一种半导体装置，更具体而言，涉及一种包括输入/输出电路的半导体装置。

背景技术

半导体装置被加载到测试设备上并执行各种测试来检测产品的正常工作及工作特性。

电子系统的工作速度和计算能力逐渐地增强。相应地，对速度更高的半导体装置的需求提高了。随着半导体装置逐渐以更高的速度工作，半导体装置的工作速度已超过了测试设备可支持的极限速度。由此，经常能够想到在现有的测试设备中不能测试速度更高的半导体装置的高速工作。换言之，只能在用于测试以低速工作的半导体装置的现有测试设备(下文称之为“低速测试设备”)的可支持的极限速度来检测被制造成以高速工作的半导体装置(下文称之为“高速测试设备”)的工作特性。相应地，需要开发一种能够针对高速半导体装置的高速工作来执行操作的新型的高速测试设备。然而，对新型的高速测试设备的投入需要大量成本，这转而影响了半导体装置的制造成本和生产能力。

如果可以将高速半导体装置加载到低速测试设备上并进行测试，则可以显著地降低在新型的高速测试设备上的投入的必要性，并且可以降低半导体装置的制造成本。另外，将高速半导体装置加载到低速测试设备以及高速测试设备上的能力有助于提高半导体装置的生产能力。相应地，在本领域中已经需要能够在低速测试设备以及高速测试设备上进行测试的高速半导体装置。

在诸如DRAM的半导体存储装置中，在将高速半导体存储装置加载到低速测试设备上并测试高速半导体存储装置的高速工作时存在下列问题。

首先，低速测试设备不能为高速半导体存储装置提供为保证高速工作所需的高速的外部时钟。所述外部时钟被输入至内部延迟锁定环(DLL)电路并用以产生用于控制数据输出时间的DLL时钟(CLK_DLL)，并且所述外部时钟被输入至内部命令发生电路并用以产生内部激活命令、读取命令和写入命令以及响应于内部命令的各种定时信号。

其次，低速测试设备不能以高速向高速半导体存储装置提供数据。也就是说，不仅是低速测试设备向高速半导体存储装置所提供的外部时钟的速度低，而且低速测试设备向高速半导体存储装置输入数据的速度也低。

第三，低速测试设备不能正常地接收由高速半导体存储装置以高速输出的数据。为了保证测试设备与半导体存储装置之间的数据交换，应在数据与数据选通信号(DQS)之间实现时间的匹配。通常，由于测试设备所接收的数据的逻辑值转变的速度被设置为与通过测试设备输入至半导体存储装置的外部时钟的速度相匹配，因此低速测试设备不能正常地感测以比输入至半导体存储装置的外部时钟的速度高的速度来工作的高速半导体存储装置所输出的数据的逻辑值转变。