[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中半导体结构的形成方法包括：在栅极结构顶部表面和侧壁表面、以及基底表面形成介质层；刻蚀位于源漏互连区上方的介质层，形成位于源漏互连区上方的第一凹槽，同时刻蚀位于桥连区上方的介质层，形成位于桥连区上方的第二凹槽；形成填充满第一凹槽的第零层导电层，同时形成填充满第二凹槽的桥连导电层，第零层导电层与源漏互连区内的源漏极电连接；刻蚀位于栅极互连区上方的介质层，在介质层内形成位于栅极互连区上方的第三凹槽，第三凹槽暴露出栅极互连区的栅极结构表面；形成填充满所述第三凹槽的第零层栅导电层，且相邻第零层栅导电层与所述桥连导电层侧壁相接触。本发明改善形成的半导体结构的电学性能。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

金属互连结构是半导体器件中不可或缺的结构，用于实现有源区与有源区之间的互连、晶体管和晶体管之间的互连、或者不同层金属线之间的互连，完成信号的传输和控制。因此，在半导体制造过程中，金属互连结构的形成对半导体器件的性能以及半导体制造成本有着很大的影响。为了增加器件的密度，在集成电路中的半导体器件的尺寸已经被不断减小，为了实现各个半导体器件的电连接，通常需要多层互连结构。

一般的，在半导体器件制造过程的后端互连工艺中，第一层金属层(M1)需要与下层的有源器件结构(包含源漏区域和栅极结构区域)之间形成电学连接。因此，在形成第一层金属层之前，通常需要预先形成半导体器件的局部互连结构(Local Interconnect)。所述局部互连结构包含：与下层的源漏区之间电连接的第零层金属层(M0)、以及与栅极结构之间电连接的第零层栅金属层(M0G)。

然而，现有技术中具有局部互连结构的半导体结构的制造工艺复杂，且形成的半导体结构的性能有待进一步提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，简化工艺步骤，提高形成的半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底表面形成有分立的栅极结构，栅极结构两侧的基底内形成有源漏极，其中，所述基底具有栅极互连区、以及位于相邻栅极互连区之间的桥连区，所述栅极互连区以及桥连区分别与不同的栅极结构相对应，所述基底还具有与源漏极相对应的源漏互连区，所述源漏互连区横跨若干个源漏极，且所述栅极互连区、桥连区以及源漏互连区相互独立；在所述栅极结构顶部表面和侧壁表面、以及基底表面形成介质层；刻蚀位于源漏互连区上方的介质层，在所述介质层内形成位于源漏互连区上方的第一凹槽，同时刻蚀位于桥连区上方的介质层，在所述介质层内形成位于桥连区上方的第二凹槽，其中，所述第二凹槽投影于基底表面的投影图形至少铺满桥连区；形成填充满所述第一凹槽的第零层导电层，同时形成填充满所述第二凹槽的桥连导电层，所述第零层导电层与源漏互连区内的源漏极电连接；刻蚀位于栅极互连区上方的介质层，在所述介质层内形成位于栅极互连区上方的第三凹槽，所述第三凹槽暴露出栅极互连区的栅极结构表面，所述第三凹槽还暴露出桥连导电层侧壁表面；形成填充满所述第三凹槽的第零层栅导电层，且相邻第零层栅导电层与所述桥连导电层侧壁相接触。

可选的，所述介质层包括层间介质层以及位于层间介质层表面的上层介质层，其中，所述层间介质层覆盖栅极结构顶部表面和侧壁表面、以及基底表面，所述第一凹槽贯穿所述上层介质层，所述第二凹槽贯穿所述上层介质层。

可选的，在形成所述第一凹槽和第二凹槽之前，在所述源漏互连区上方的层间介质层内形成源漏导电层，所述源漏导电层位于源漏极表面，且所述源漏导电层横跨源漏互连区内的源漏极。

可选的，在形成所述第一凹槽和第二凹槽之前，在所述源漏互连区上方的层间介质层内形成源漏导电层，所述源漏导电层位于源漏极表面，且所述源漏导电层横跨源漏互连区内的源漏极。