[发明专利]制造三维集成电路的方法

说明书

本发明涉及一种制造三维集成电路的方法，所述方法包括：提供一基板；于该基板上形成至少一金属层以及至少一介电层；于该金属层上形成若干个电性连接点；切割以产生若干个封装单元，每一封装单元贴附在一切割后基板上；反转每一封装单元并将每一反转的封装单元接合至一线路基板之一表面上以形成一整合线路板；以及移除各每一反转的封装单元之切割后基板。本发明可以便于进行组装程序。

技术领域

本发明涉及制程领域，特别是涉及一种制造三维集成电路的方法。

背景技术

三维集成电路(three-dimensional integrated circuit；3D IC，又称三维芯片)是指将若干个芯片垂直堆栈，并以硅穿孔 (Through-Silicon Via；TSV)进行电性连接的结构。

三维集成电路主要包括上芯片(top die)、硅中介层(silicon interposer)以及高密度内连线(High Density Interconnect；HDI) 基板由上而下堆栈而成。在制造三维集成电路的过程中，高密度内连线基板不能提供足够的扇出数，使得上芯片无法直接设置于高密度内连线基板上。因此，在制造三维集成电路的过程中，首先需制造硅中介层，然后硅中介层与上芯片接合后再与高密度内连线基板接合，上芯片必须透过中介层设置于高密度内连线基板上。

因此需要针对现有技术中上芯片无法直接设置于高密度内连线基板上的问题提出解决方法。

发明内容

本发明的目的在于提供一种制造三维集成电路的方法，其能解决现有技术中上芯片无法直接设置于高密度内连线基板上的问题。

为解决上述问题，本发明提供的一种制造三维集成电路的方法包括：提供一基板；于该基板上形成至少一金属层以及至少一介电层；于该金属层上形成若干个电性连接点；切割以产生若干个封装单元，每一封装单元贴附在一切割后基板上；反转每一封装单元并将每一反转的封装单元接合至一线路基板之一表面上以形成一整合线路板，其中该整合线路板包括一高密度接点区域以及一低密度接点区域，该高密度接点区域包括各每一反转的封装单元之一外表面的区域，该低密度接点区域包括各每一反转的封装单元未覆盖的区域；以及移除各每一反转的封装单元之切割后基板。

本发明之制造三维集成电路的方法包括：提供一第一载板；于该第一载板上形成至少一金属层以及至少一介电层；于该金属层上形成若干个电性连接点以产生一封装单元；反转该封装单元，并将该反转的封装单元接合至一第二载板之一表面上；移除该第一载板，并将一增层膜贴附至该反转的封装单元上，以使该反转的封装单元嵌入于该增层膜中；以及移除该第二载板，其中该增层膜及嵌入于该增层膜中之该反转的封装单元形成一整合线路板，该整合线路板包括一高密度接点区域以及一低密度接点区域，该高密度接点区域包括该反转的封装单元之一外表面的区域，该低密度接点区域包括该反转的封装单元之该外表面的区域。

本发明之制造三维集成电路的方法包括：于一第一载板上形成若干个封装单元，每一封装单元包括至少一金属层以及至少一介电层；执行一覆晶接合以将若干个上芯片连接至这些封装单元；对这些上芯片进行一晶圆模封以形成一模封后上晶圆；执行一覆晶接合以将该模封后上晶圆连接至一第二载板之一表面上；以及移除该第一载板。

本发明之制造三维集成电路的方法可以将高密度薄膜基板与低密度的增层板互相接合，使本案的三维封装结构兼具高密度扇出(Fan-out)布线能力又易于夹持，便于进行组装程序。

为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：

附图说明

图1A至图1H为根据本发明一实施例之制造三维集成电路的方法。

图2A至图2F为根据本发明另一实施例之制造三维集成电路的方法。

图3A至图3H为根据本发明又一实施例之制造三维集成电路的方法。