[发明专利]在通用可重构处理器上实现高精度除法的配置方法

说明书

技术领域

本发明涉及可重构计算领域，尤其涉及通用可重构处理器实现除法的相关问题。具体讲，涉及在通用可重构处理器上实现高精度除法的配置方法。

技术背景

随着视频处理技术的不断进步，需要处理的数据量越来越大，对数据处理电路的性能、功耗和灵活性要求也越来越高。传统的解决方案通常采用两种不同的方法来实现：一种是专用集成电路(ApplicationSpecificIntegratedCircuits，ASIC)，一种是通用微处理器。对于复杂的视觉信息处理算法，ASIC设计具有很高的执行效率和运算精度且具有很低的功耗，但是灵活性不足，很难同时满足多种不同算法的需要。通用处理器虽然能够通过软件指令实现不同的算法，但复杂的算法通常需要很长时间才能成，执行效率很低。可重构处理器利用可重构逻辑器件的动态重构特性，通过不同的配置文件，将特定的指令映射到可重构阵列上运行，能够充分利用硬件并行化执行的特点，提高计算效率。在视觉信息处理领域，可重构处理器在性能、灵活性和功耗等方面能很好的平衡，相对于传统的ASIC和通用处理器有很大的优势。

在使用通用可重构处理器来映射算法时，除法的映射是不可避免的。在通用可重构处理器中，由于浮点运算部件的高昂成本，所以硬件中并没有集成浮点运算部件，小数的表示大多采用定点数的表示方法。在使用定点数来映射除法时，经常会遇到位宽不够的情况，这使得除法得到的商的定点精度不够，导致后续计算的结果精度下降甚至出现计算错误。

发明内容

为克服现有技术的不足，提供一种在通用可重构处理器上实现高精度除法的配置方法，通过该配置方法，可以在通用可重构处理器上实现高精度的定点除法，减少处理器位宽对于定点除法精度的限制。为此，本发明采取的技术方案是，在通用可重构处理器上实现高精度除法的配置方法，首先将2*2的可重构处理器阵列配置成一个32bit定点数除法单元，执行完成后会得到有整数精度的商；然后修改执行代码Left-shiftR||A的处理单元的配置，Left-shift表示将R左移一位，并将A的最高位补到R的最低位，同时A也左移一位，所述修改配置相当于被除数利用整数精度的商和余数继续移位减，得到拥有更高精度的商。

修改配置是，将被除数的各个位按从高到低的顺序移入当前余数的最低位，进行修改配置时，将这移入的一位改成0，这样在被除数被移空时，也就是普通32bit定点数除法完成时，相当于在被除数后补0继续移位减操作，得到更高精度的商。

首先将2*2的可重构处理器阵列配置成一个32bit定点数除法单元，执行完成后会得到有整数精度的商，具体步骤是，使用四个处理单元利用移位减操作来实现，其实现的伪代码：

其中被除数为A，除数是B，商为Q，余数为R；其中R||A代表将R和A拼接以后的数据，Qi表示商的第i位；利用该代码在可重构处理器上映射一个除法器，将可重构处理器上的一个2*2阵列配置成除法器，右上角的处理单元每次左移A，将A的最高位移出，输出到输出端out2中，并且将计算得到的商的下一位从左下角处理单元的out2中移入，这样，当被除数A移空时，右上角的处理单元的输出值就是A与B的商；左上角的处理单元会在下一周期计算R，将R左移一位并把右上角处理单元移出的A的最高位补到自己的最低位；下面的两个处理单元联合执行伪代码中的ifelse块。

本发明的特点及有益效果是：

经过以上两步的配置，可以在可重构处理器上实现高精度的定点数除法，在商不溢出的情况下可以得到任意位宽的小数精度。

附图说明：

图1移位减实现定点除法的数据流图。

图2任意两个32bit定点数除法配置图。

图3高精度除法第二步配置图。

具体实施方式

在通用可重构处理中，每一个处理单元中并没有专用的除法硬件，任意的两个32bit定点数的除法是使用四个处理单元利用移位减操作来实现的。其实现的伪代码如下所示：