[发明专利]半导体器件的横向变掺杂结终端结构及其制造方法

说明书

本发明涉及一种半导体器件的横向变掺杂结终端结构的制造方法，包括步骤：提供第一导电类型的衬底；在衬底表面形成场限环离子注入的掩膜，露出位于主结和截止环之间的多个场限环离子注入窗口；各个注入窗口的宽度和间距沿截止环指向主结的方向逐渐增大；通过所述掩膜进行场限环离子注入，注入第二导电类型的离子；进行热扩散，使通过掩膜注入的离子形成场限环。本发明还涉及一种半导体器件的横向变掺杂(VLD)终端结构。本发明将VLD终端结构离子注入浓度线性变化、终端技术效率高的优点和场限环承担耐压的优点很好地结合在一起，解决了常规VLD设计中耐压过于集中的问题，使耐压分布均匀，Idss有较大的减小，从而能制造出低成本、高可靠性的功率器件。

技术领域

本发明涉及半导体制造领域，特别是涉及一种半导体器件的横向变掺杂 (VLD)结终端结构，还涉及一种半导体器件的横向变掺杂结终端结构的制造方法。

背景技术

功率半导体器件有源区的边缘由于离子注入与扩散时所形成的圆柱结和球面结的电场集中效应，使得击穿电压降低较多。采用结终端技术可以将功率器件的击穿电压提高。功率半导体功率器件结终端技术有场板技术、场限环技术、磨角终端技术、沟槽终端技术、结终端扩展(JTE)技术、横向变掺杂等技术。在实际工艺过程中，由于工艺难度的限制，被广泛采用的是场板技术、场限环技术及二者结合的技术，磨角终端技术和沟槽终端技术由于工艺难度大而很少采用。但当前普遍采用的场限环终端或场限环与场板组合形成终端由于需要的环个数多而使终端的总长度很长，终端占有的面积增大而使器件成本提高。结终端扩展(JTE)技术虽然可使终端总长度比场限环终端有所减小，但其降低表面电场的效率不如VLD终端，使得JTE终端面积仍然偏大，生产成本仍然偏高。

横向变掺杂(Variation of Lateral Doping,VLD)是功率器件终端技术中效率很高的一种，它是由Stengl等人于1985年提出来的。这种技术是用浓度或剂量线性变化的分布来获得表面均匀的电场。工艺实现上是用一系列开窗口的掩膜板注入一定剂量的杂质离子后经高温退火形成表面离子的线性分布。技术的关键在于掩膜板的制作。实际中可使用表面离子浓度分区的方法来达到效果和技术难度的折中，在离子分区的界面产生的附加场降低了主结的高电场，使表面场出现新的峰而分布趋于均匀。

VLD技术的关键在于掩膜板的制作。现有的VLD技术，掩膜板的难度极大，注入窗口难以排布均匀，且难以仿真。

发明内容

基于此，有必要提供一种使用结构较为简单的场限环离子注入的掩膜板进行制造的半导体器件的横向变掺杂结终端结构的制造方法。

一种半导体器件的横向变掺杂结终端结构的制造方法，包括步骤：提供第一导电类型的衬底；在衬底表面形成场限环离子注入的掩膜，露出位于主结和截止环之间的多个场限环离子注入窗口；各个注入窗口的宽度和间距沿截止环指向主结的方向逐渐增大；通过所述掩膜进行场限环离子注入，注入第二导电类型的离子；进行热扩散，使通过所述掩膜注入的离子形成场限环。

在其中一个实施例中，所述掩膜为二氧化硅材质的场限环掩膜，所述在衬底表面形成场限环离子注入的掩膜的步骤，是在热生长场氧化层并经光刻和刻蚀后作为所述场限环掩膜。

在其中一个实施例中，所述掩膜为光刻胶，所述在衬底表面形成场限环离子注入的掩膜的步骤之前，还包括预氧化生长注入缓冲层的步骤，所述进行热扩散的步骤之后还包括生长场氧化层的步骤。

在其中一个实施例中，所述预氧化生长注入缓冲层的步骤是生长厚度为400 埃～500埃的氧化硅层。

在其中一个实施例中，所述通过掩膜进行场限环离子注入的步骤中，注入的剂量为1E12cm^-2～5E12cm^-2，注入的能量为60kev～100kev；所述进行热扩散的步骤中，扩散温度为1100℃～1150℃，扩散时间为90分钟～200分钟。