[发明专利]改善像素单元满阱容量的CMOS图像传感器

说明书

技术领域

本发明主要是关于半导体领域的图像传感器装置，更确切地说，旨在提供了一种改善像素单元满阱容量的CMOS图像传感器，提高光电二极管的满阱容量，尤其是改善小尺寸像素单元满阱容量的CMOS图像传感器。

背景技术

近年来，背照式CMOS图像传感器(CIS)技术逐步朝高像素，高分辨率、多功能集成要求方向发展，主流像素单元尺寸已逐步缩小至1.4um以下。但随着像素单元尺寸的进一步缩小，如何有效保持CIS的像素性能，优化其量子效率，提高CIS的探测灵敏度已成为工艺研发的最大挑战之一。

图像采集系统常用的CMOS图像传感器(CIS)由于其制造工艺和现有的集成电路制造工艺兼容，同时其性能上比原有的电荷耦合器件(Charge-coupledDevice)CCD相比有很多优点，所以被业界广泛应用。而且CMOS图像传感器可以将驱动电路和像素集成在一起，较为方便的简化了硬件设计的方案，同时也降低了系统的功耗。除此之外CMOS图像传感器CIS在采集光信号的同时就可以取出电信号，能够实时处理图像信息，响应速度也比CCD图像传感器快。CMOS图像传感器还具有价格便宜，带宽较大，防模糊，访问的灵活性和较大的填充系数的优点。

传统的有源像素是运用光电二极管作为图像传感器件。通常的有源像素单元是由三个晶体管和一个P+/N+/P-光电二极管构成，这种结构适合标准的CMOS制造工艺。在对于光电二极管的搀杂的空间分布设计中，通常还必须使空间电荷区避开晶体缺陷等复合中心集中的地区，以减小像素的暗电流。

随着CIS设计和工艺的成熟，目前正在进行更小像素单元的开发，对于小像素单元由于现有的浅沟槽和离子注入电学隔离受制于工艺，很难进行继续的缩减，这将会降低像素单元的填充因子，会降低像素单元的满阱容量。同时，小的像素单元在进行光照时会发生光的光谱之间的重叠，像素单元之间光的衍射造成的互扰，以及像素单元之间生成的光电子之间的电学互扰都会增加，使得满阱容量的降低和像素单元之间的互扰所引起的信噪比下降，导致像素单元的性能急剧下降。本发明目的就在于当CMOS图像传感器采用小尺寸的像素单元时如何适当的抬升满阱容量来克服该类问题。

发明内容

在本发明的一个可选实施例中，提供了一种改善像素单元满阱容量的CMOS图像传感器，主要包括：一个第一导电类型的半导体层；植入在该半导体层顶部的第二导电类型的光电二极管的第一掺杂区；和一个植入在第一掺杂区周边边缘处的一个闭合环形的第二导电类型的第二掺杂区。

上述的改善像素单元满阱容量的CMOS图像传感器，包括一个形成在光电二极管第一掺杂区上方的第一导电类型的钉扎层。

上述的改善像素单元满阱容量的CMOS图像传感器，掺杂形成光电二极管的第二掺杂区的离子注入能量比掺杂形成光电二极管的第一掺杂区的离子注入能量要低。

上述的改善像素单元满阱容量的CMOS图像传感器，其中光电二极管的第二掺杂区的离子掺杂浓度和光电二极管的第一掺杂区的离子掺杂浓度相同。

上述的改善像素单元满阱容量的CMOS图像传感器，第二掺杂区植入在第一掺杂区顶部的周边边缘处，使第二掺杂区的植入深度低于第一掺杂区的植入深度。

上述的改善像素单元满阱容量的CMOS图像传感器，第二掺杂区植入在第一掺杂区的顶部的区域呈现出“回”字的形状。

上述的改善像素单元满阱容量的CMOS图像传感器，其中形成在光电二极管第一掺杂区上表面处的第一导电类型的钉扎层的掺杂深度比第一掺杂区顶部的第二掺杂区的掺杂深度要浅。

上述的改善像素单元满阱容量的CMOS图像传感器，其中第二掺杂区的上表面位置处的最高表面电场的宽度范围比第一掺杂区的未植入第二掺杂区的上表面位置处的最高表面电场的宽度范围大。

上述的改善像素单元满阱容量的CMOS图像传感器，第一导电类型为P导电类型而第二导电类型为N导电类型。

上述的改善像素单元满阱容量的CMOS图像传感器，该CMOS图像传感器为背照式或前照式CMOS图像传感器。

附图说明

阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见：

图1(a)是CMOS图像传感器的基本架构。

图1(b)是像素单元尺寸与满阱容量和信噪比的趋势图。

图2是新型CMOS图像传感器的基本架构。

图3(a)—3(c)是光电二极管的N掺杂区的表面电场的宽度。