[发明专利]一种嵌入式芯核测试壳装置及其设计方法

说明书

本实施例所示的嵌入式芯核测试壳装置，包括：测试壳指令寄存器WIR、测试壳边界寄存器WBR、测试壳旁路寄存器WBY、测试壳选通器选择信号产生器MSG、第一选通器和第二选通器，MSG依据WIR输出控制信号中的信号序列，生成选通器选择信号序列，并依据预设的映射规则，将选通器选择信号序列映射输出到所述WBR中相应的选通器MUX中，映射规则依据WBR中的WBR单元和选通器MUX的连接方式及各个选通器的功能设定，所以，当WBR连接方式发生改变时，根据新的WBR，分析MUX功能、MUX输入信号连接以及MUX在测试壳扫描链中的位置，重新生成MSG映射规则的嵌入式芯核测试壳装置即可适用于新的WBR。

技术领域

本申请涉及片上系统(System-on-Chip，SoC)模块化测试领域，尤其涉及一种嵌入式芯核测试壳装置及其设计方法。

背景技术

随着集成电路工艺的进步和人们对集成电路性能以及上市时间要求的不断提高，片上系统技术已经成为当今集成电路的发展趋势和技术主流。SoC技术的核心是嵌入式芯核复用，嵌入式芯核复用并不仅仅是电路逻辑的复用，它还包含着嵌入式芯核的测试复用。当嵌入式芯核被集成到SoC后，其输入输出端口也就嵌入到SoC中，这样原本可控可测的端口就变得不可控制和不可观测。因此，需要新的测试体系结构及测试方法来解决SoC和嵌入式芯核的测试问题。

IEEE Std 1500IEEE(全称Standard Testability Method for Embedded Core-based Integrated Circuits)为关于嵌入式芯核测试技术的标准，标准所定义的硬件结构即环绕在嵌入式芯核周围的测试壳(wrapper)，它给嵌入式芯核的测试提供一个标准的测试平台。

但是，基于上述标准对于某个嵌入式芯核所生成的外围测试壳装置，不可用于其它嵌入式芯核，即现有的测试壳装置不支持测试复用。

发明内容

本申请提供了一种嵌入式芯核测试壳装置及其设计方法，目的在于解决如何提高测试壳装置的复用率的问题。

为了实现上述目的，本申请提供了以下技术方案：

一种嵌入式芯核测试壳装置，包括：

测试壳指令寄存器WIR、测试壳边界寄存器WBR、测试壳旁路寄存器WBY、测试壳选通器选择信号产生器MSG、第一选通器和第二选通器；

其中，所述WIR依据接收到的信号指令，输出相应的控制信号；

所述MSG依据所述控制信号中的信号序列，生成选通器选择信号序列，并依据预设的映射规则，将所述选通器选择信号序列映射输出到所述WBR中相应的选通器MUX中，所述映射规则依据WBR中的WBR单元和选通器MUX的连接方式及各个选通器的功能预先设定。

可选地，所述MSG包括：

选择信号产生电路和选择信号映射电路；

所述选择信号产生电路用于接收所述控制信号中的信号序列，并依据所述控制信号中的信号序列，生成选通器选择信号序列；

所述选择信号映射电路用于依据预设的映射规则，将所述选通器选择信号序列映射输出到所述WBR中相应的选通器MUX中。

可选地，所述控制信号中的信号序列包括：

信号wir_wpc、信号wir_extest和信号wir_scanmode组成的序列；

其中，wir_wpc有效表示当前WIR指令为并行测试指令，wir_extest有效表示当前WIR指令为外部测试指令，wir_scanmode有效表示当前WIR指令为测试壳扫描链扫描测试模式。

可选地，所述选通器选择信号序列包括：