[发明专利]封装方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种封装方法。

背景技术

晶圆级封装(WaferLevelPackaging，简称WLP)技术是对整片晶圆进行 封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全 一致。与陶瓷无引线芯片载具(CeramicLeadlessChipCarrier)或有机无引线 芯片载具(OrganicLeadlessChipCarrier)等模式相比，晶圆级封装技术具有 更轻、更小、更短、更薄以及更廉价等优点。经晶圆级封装技术封装后的芯 片尺寸能够达到高度微型化，则芯片的制造成本随着芯片尺寸的减小和晶圆 尺寸的增大而显著降低。晶圆级封装技术是可以将IC设计、晶圆制造、封装 测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋 势。

扇出晶圆封装是晶圆级封装的一种。扇出晶圆封装方法包括以下工艺步 骤：在载体表面形成剥离膜，并在剥离膜表面形成第一介质层，在第一介质 层上形成第一图形层，所述第一图形层具有第一开口；在第一开口内形成用 于与基板端连接的第一金属电极，在第一图形层表面形成再布线金属层；在 第一金属电极表面、再布线金属层表面以及第一介质层表面形成第二介质层， 并在第二介质层表面形成第二图形层，所述第二图形层具有第二开口；在第 二开口内形成用于与芯片端连接的第二金属电极；将芯片倒装至第二金属电 极后，在第二介质层和芯片表面形成塑封层，所述塑封层包围所述芯片，形 成封装结构；将载体和剥离膜与封装结构分离；植球回流，形成焊球；单片 切割，形成扇出芯片封装结构。

然而，现有的晶圆级封装技术的可靠性较差，以现有的晶圆级封装技术 形成的封装结构良率较低。

发明内容

本发明解决的问题是提供一种封装方法，提高封装产品的良率和可靠性。

为解决上述问题，本发明提供一种封装方法，包括：

提供载板，所述载板包括若干芯片区以及位于相邻芯片区之间的切割区， 所述载板包括第一表面；

在所述载板第一表面的切割区内形成若干凹槽；

提供芯片，所述芯片包括相对的功能面和非功能面；

将所述芯片的功能面与载板芯片区的第一表面固定；

在所述载板第一表面和芯片表面形成塑封层；

去除所述载板，所述塑封层的表面暴露出芯片的功能面；

在所述塑封层表面和芯片的功能面形成再布线结构；

对所述塑封层和再布线结构进行切割，使若干芯片相互分立，形成独立 的封装结构。

可选的，将所述芯片的功能面与载板芯片区的第一表面固定的步骤包括： 在所述芯片的功能面粘贴第一粘结层；将所述第一粘结层与载板芯片区的第 一表面相互粘接，以固定芯片的功能面和载板芯片区的第一表面。

可选的，将所述芯片的功能面与载板芯片区的第一表面固定的步骤包括： 在所述载板的第一表面涂布第二粘结层；将芯片的功能面粘接于所述第二粘 结层表面，并使所述芯片位于载板芯片区内。

可选的，在所述载板第一表面的切割区内形成若干凹槽的工艺为激光切 割工艺。

可选的，在所述载板第一表面的切割区内形成若干凹槽的步骤包括：在 所述载板的第一表面形成掩膜层，所述掩膜层暴露出载板的切割区；以所述 掩膜层为掩膜，刻蚀所述载板，在所述载板的第一表面形成凹槽。

可选的，所述刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺。

可选的，所述凹槽垂直于载板第一表面方向的横截面形状为V型或U型； 当所述凹槽的横截面形状为V型时，所述凹槽的底部尺寸小于顶部尺寸，所 述凹槽底部具有顶角；当所述凹槽的横截面形状为U型时，所述凹槽的侧壁 垂直于载板的第一表面。

可选的，所述若干芯片区沿第一方向和第二方向呈阵列排列，所述第一 方向和第二方向相互垂直。

可选的，所述凹槽分别平行于第一方向和第二方向。

可选的，所述芯片的功能面表面暴露出焊垫。

可选的，所述焊垫表面低于或齐平于所述芯片的功能面。

可选的，还包括：在去除所述载板之后，形成所述再布线结构之前，对 所述塑封层表面和芯片的功能面进行清洗。