[发明专利]一种智能变电站全程us级精度无线以太网络同步装置及方法

权利要求书

1.一种智能变电站全程us级精度无线以太网络同步装置，其特征在于：包括芯片DP83640、FPGA以及恒温晶振；所述的芯片DP83640包括网络通信模块，第一时钟输入模块，整秒触发模块以及第一数据通信模块；所述的FPGA包括时第二时钟输入模块，第二数据通信模块、时钟输出模块以及脉冲检测模块；所述网络通信模块连接至无线网桥，用以收发网络数据；所述整秒触发模块与所述脉冲检测模块相连，用以检测芯片DP83640的脉冲间隔；所述第一数据通信模块与所述第二数据通信模块相连，用以实现所述芯片DP83640与所述FPGA之间的数据交换与寄存器的读写；所述恒温晶振与所述FPGA的第二时钟输入模块相连，用以为所述FPGA提供时钟信号；所述FPGA的时钟输出模块连接至所述芯片DP83640的第一时钟输入模块，用以为所述芯片DP83640提供时钟信号。

2.根据权利要求1所述的一种智能变电站全程us级精度无线以太网络同步装置，其特征在于：所述脉冲检测模块包括一计数器。

3.根据权利要求1所述的一种智能变电站全程us级精度无线以太网络同步装置，其特征在于：所述寄存器包括时间寄存器以及频率寄存器。

4.一种基于权利要求1所述的智能变电站全程us级精度无线以太网络同步装置的方法，其特征在于包括以下步骤：

步骤S1：初始化操作，所述FPGA配置所述芯片DP83640的工作模式，启用IEEE1588报文识别并自动添加报文发送和到达时间戳功能，所述芯片DP83640接收来自无线网桥的以太网络数据；

步骤S2：所述FPGA控制芯片DP83640每整秒输出Trigger脉冲信号，FPGA内的脉冲检测模块实时检测脉冲信号上升沿，所述FPGA通过读取由恒温晶振驱动的计数器获取两个脉冲上升沿的间隔计数；

步骤S3：所述FPGA读取芯片DP83640时间寄存器，取得无线系统的绝对时间；

步骤S4：所述FPGA将接收到的SYN报文中的源MAC地址作为允许通过的唯一MAC地址、负责以太网络报文数据的编解码服务以及运行无线IEEE1588同步算法；

步骤S5：所述FPGA设置芯片DP83640的频率寄存器，用以实现时钟频率校正；

步骤S6：所述FPGA设置芯片DP83640的时间寄存器，用以实现主从时钟相位校正；

步骤S7：判断主从时间是否同步，若是，则所述FPGA控制芯片DP83640进行Trigger脉冲和绝对时间的输出。

5.根据权利要求4所述的一种基于权利要求1所述的智能变电站全程us级精度无线以太网络同步装置的方法，其特征在于：还包括：

步骤S8：判断是否丢失同步报文，若丢失，则FPGA转入守时逻辑，以维持不少于十分钟的us级同步精度。

6.根据权利要求4所述的一种基于权利要求1所述的智能变电站全程us级精度无线以太网络同步装置的方法，其特征在于：所述FPGA通过读取定值识别当前工作模式，从而实现同一装置能工作主从时钟两种模式。

7.根据权利要求4所述的一种基于权利要求1所述的智能变电站全程us级精度无线以太网络同步装置的方法，其特征在于：所述FPGA对接入时钟信号进行信号调理后输出至所述芯片DP83640的第一时钟输入模块，用以为所述芯片DP83640提供时钟信号。