[发明专利]一种智能变电站全程us级精度无线以太网络同步装置及方法

说明书

技术领域

本发明涉及智能变电站内无IEEE1588能力的无线以太网络不同设备间的时间同步领域，特别是一种智能变电站全程us级精度无线以太网络同步装置及方法。

背景技术

智能变电站的合并单元、智能终端就地分布式布置，在仿真测试过程中要求高精度的时钟信号以便同步控制信号和捕捉数据等。而每台设备都有自己的物理时钟（晶振），由于不同设备的物理时钟漂移率不同，即使在某一时刻将相关设备的时钟与绝对时间的偏差调节为零，也会随着时间的推移而产生新的偏差，并且该偏差是发散的。

为实现系统中不同设备间的时钟同步，当前的解决办法主要有三种。方法一利用GPS授时。方法二基于标准RJ45或者光纤以太网，应用IEEE1588精密时间协议（PTP）。方法三利用时钟测试仪校准高精度恒温晶振，使用时无线对时。方法一每台设备都需要安装GPS，同步成本高，安装受限制、可用性差等。方法二虽能实现时钟同步精度us级，但使用前需要大量布线，给大范围及移动使用带来不便；方法三不但每次使用前要花费大量的校准时间，而且由于仍然存在时钟漂移率不同，即使采用软件锁相措施，能保证us级同步精度的时间还是有限，一般十分钟左右。

基于无线以太网应用IEEE1588精密时间协议实现分布式系统中不同设备的时钟同步是不错的选择。在无1588能力的无线以太网络中，每帧报文延时变量大概是几十微秒或几秒的数量级。如果不采取特定措施，根本无法实现不同设备间的同步。

发明内容

有鉴于此，本发明的目的是提出一种智能变电站全程us级精度无线以太网络同步装置及方法，能够实现无IEEE1588能力的无线以太网络内不同设备的时钟同步。

本发明的装置采用以下方案实现：一种智能变电站全程us级精度无线以太网络同步装置，具体包括芯片DP83640、FPGA以及恒温晶振；所述的芯片DP83640包括网络通信模块，第一时钟输入模块，整秒触发模块以及第一数据通信模块；所述的FPGA包括时第二时钟输入模块，第二数据通信模块、时钟输出模块以及脉冲检测模块；所述网络通信模块连接至无线网桥，用以收发网络数据；所述整秒触发模块与所述脉冲检测模块相连，用以检测芯片DP83640的脉冲间隔；所述第一数据通信模块与所述第二数据通信模块相连，用以实现所述芯片DP83640与所述FPGA之间的数据交换与寄存器的读写；所述恒温晶振与所述FPGA的第二时钟输入模块相连，用以为所述FPGA提供时钟信号；所述FPGA的时钟输出模块连接至所述芯片DP83640的第一时钟输入模块，用以为所述芯片DP83640提供时钟信号。

进一步地，所述脉冲检测模块包括一计数器。

进一步地，所述寄存器包括时间寄存器以及频率寄存器。

本发明的方法采用以下方案实现：一种基于上文所述的智能变电站全程us级精度无线以太网络同步装置的方法，具体包括以下步骤：

步骤S1：初始化操作，所述FPGA配置所述芯片DP83640的工作模式，启用IEEE1588报文识别并自动添加报文发送和到达时间戳功能，所述芯片DP83640接收来自无线网桥的以太网络数据；

步骤S2：所述FPGA控制芯片DP83640每整秒输出Trigger脉冲信号，FPGA内的脉冲检测模块实时检测脉冲信号上升沿，所述FPGA通过读取由恒温晶振驱动的计数器获取两个脉冲上升沿的间隔计数；

步骤S3：所述FPGA读取芯片DP83640时间寄存器，取得无线系统的绝对时间；

步骤S4：所述FPGA将接收到的SYN报文中的源MAC地址作为允许通过的唯一MAC地址、负责以太网络报文数据的编解码服务以及运行无线IEEE1588同步算法；

步骤S5：所述FPGA设置芯片DP83640的频率寄存器，用以实现时钟频率校正；

步骤S6：所述FPGA设置芯片DP83640的时间寄存器，用以实现主从时钟相位校正；

步骤S7：判断主从时间是否同步，若是，则所述FPGA控制芯片DP83640进行Trigger脉冲和绝对时间的输出。

进一步地，还包括：

步骤S8：判断是否丢失同步报文，若丢失，则FPGA转入守时逻辑，以维持不少于十分钟的us级同步精度。

进一步地，所述FPGA通过读取定值识别当前工作模式，从而实现同一装置能工作主从时钟两种模式。

进一步地，所述FPGA对接入的时钟信号经内部信号调理后输出至所述芯片DP83640的第一时钟输入模块，用以为所述芯片DP83640提供时钟信号。

与现有技术相比，本发明有以下有益效果：