[发明专利]基于FPGA的集散控制系统中的主处理器及其控制方法

说明书

为了解决现有技术中基于FPGA的DCS中的主处理器可能因为内部逻辑算法多样性导致运算结果可能出错的技术问题，本发明提供一种能够实现算法变量同步的基于FPGA的集散控制系统中的主处理器及其控制方法。主处理器包括：输入接口模块、算法运算模块、输出接口模块，算法运算模块可以对所述输入接口模块的数据进行并行处理，并且输入接口模块和所述输出接口模块中的数据都设置有数据信号值和数据有效位；主处理器还设置有对主处理器运算周期进行分频处理的分频模块，算法运算模块基于分频模块的时钟信号，对输入接口模块的输入参数进行逻辑运算；因此，可以让主处理器在并行处理输入数据的同时，保证所有变量在整个主处理器运算周期内保持信号同步。

技术领域

本发明涉及一种集散控制系统的技术领域，尤其涉及一种基于FPGA的集散控制系统中的主处理器及其控制方法。

背景技术

DCS是分布式控制系统系统(Distributed Control System)的缩写，又称为集散控制系统，是相对于集中式控制系统的另一种新型计算机控制系统。在特殊控制领域，如核电站控制系统，DCS又被称作数字化控制系统(Digital control system)，但是其实质仍为分布式操作系统。DCS凭借着高可靠性、灵活性、易维护性等优点，在工业控制领域得到了广泛的应用。而集散控制系统中的主控器是集散控制系统的核心处理单元，用于完成输入信号的运算处理，对其研究显得相当重要。

发明人在实现本发明的过程中发现，现有技术中的DCS平台大多基于嵌入微处理器(MCU)架构设计，MCU按照编译好的目标代码串行运算；而DCS系统中，一般采用控制周期来描述DCS系统的采集和控制，控制周期的定义是主控制器循环调度执行一次完整的算法、通信和输入输出的周期，在DCS应用系统中，主控制器在设定的控制周期下，循环地执行以下任务：从I/O设备采集现场数据->执行控制逻辑运算->向I/O输出设备输出指令；所以对于基于微处理器的DCS控制器，其运算处理采用串行方法进行，即将逻辑算法编程成可执行代码，微处理器按照时钟周期逐条执行，逻辑运算的时间是所有待运算逻辑时间的和，运算过程所需要的时间比较长，因此基于微处理器的DCS的主处理单元的控制周期也较长。

为了解决现有技术中DCS平台大多基于嵌入微处理器(MCU)架构设计存在控制周期长的技术问题，一种解决方案是采用基于FPGA的DCS的控制器，因为基于FPGA的系统时钟并行处理，其原理架构并非采用指令集，所以基于FPGA的DCS的主处理器的控制周期较基于微处理器的运算周期可以大大缩短。但是发明人在实现本发明的过程中发现，在同一运算周期内，当基于FPGA的DCS的控制器采集的同一周期的I/O输入信号进行并行逻辑运算时，由于主处理器内部逻辑算法有多种多样，因此运算路径及路径长度均不一致，因此所需要的FPGA系统时钟的节拍数量均不一样，同一运算周期的变量在运算过程中出现先后顺序不一致，从而可能导致运算结果出现错误。

发明内容

为了解决现有技术中基于FPGA的DCS中的主处理器可能因为内部逻辑算法多样性导致运算结果可能出错的技术问题，本发明提供一种能够实现算法变量同步的基于FPGA的集散控制系统中的主处理器及其控制方法。

为了实现上述目的，本发明提供的技术方案包括：

一方面，提供一种基于FPGA的集散控制系统中的主处理器，其特征在于，该主处理器包括：

用于接收数据的输入接口模块；

与所述输入接口模块连接的算法运算模块，所述算法运算模块可以对所述输入接口模块的数据进行并行处理；

将所述算法运算模块的计算结果输出至外部的输出接口模块；

其中，所述输入接口模块和所述输出接口模块中的数据都设置有数据信号值和数据有效位，并且算法运算模块可以基于所述数据有效位计算出数据信号值对应的算法长度；